内容提要 用户可借助基于 Microsoft Azure 云服务的 Cadence CloudBurst Platform 上的 Cadence 签核解决方案和TSMC技术，提高生产力和可扩展性 Cadence Tempus Timing Signoff Solution 在 100 亿级以上晶体管的设计中展示了可扩展的分布式分析，同时将计算成本降低，实现了效率最大化 中国上海，2021年12月2

内容提要 Integrity 3D-IC 是 Cadence 新一代多芯片设计解决方案，它将硅和封装的规划和实现，与系统分析和签核结合起来，以实现系统级驱动的 PPA 优化。 原生 3D 分区流程可自动智能创建逻辑内存器件的 3D 堆叠配置，优化 3D 堆叠设计的 PPA 结果。 客户可以放心采用 Cadence Integrity 3D-IC 平台和 Samsung Foundry 的多 Die

双方合作开发4nm设计基础设施和DSP IP并获广泛认可 中国上海，2021年11月15日——楷登电子（美国 Cadence 公司，NASDAQ：CDNS）今日发布，其核心EDA、IP及系统解决方案荣获4项TSMC颁布的开放创新平台（Open Innovation Platform® ，OIP）年度合作伙伴奖项；并因合作开发4纳米设计基础设施、3DFabric™ 设计解决方案、基于云服务的高效解决

内容提要 Cadence 3D-IC 解决方案以 Integrity 3D-IC 平台为核心，提供集成的规划、实现和系统分析，以优化多个小芯片（Multi-Chiplet）系统 PPA Tempus™ Timing Signoff Solution 时序签核解决方案支持芯片间分析和 STA 技术，加快流片速度 Voltus IC Power Integrity Solution 与 Celsius

Cadence Pegasus Verification System 的工艺认证使客户能够信心十足地针对超大规模、航空航天 5G 通信、消费和汽车应用进行签核设计 中国上海，2021 年 9 月 16 日——楷登电子（美国 Cadence 公司，NASDAQ：CDNS）今日宣布，Cadence® Pegasus™ Verification System 已经支持 GlobalFoundries®

新的 Tensilica AI 引擎提高了性能，AI 加速器为消费、移动、汽车和工业 AI 系统级芯片设计提供了一站式解决方案 内容提要： 面向特定领域、可扩展和可配置的人工智能平台，基于成熟的、经过量产验证的 Tensilica 架构  为终端侧AI应用提供行业领先的性能和能效 全面、通用的人工智能软件，满足目标市场的需求 低端、中端和高端人工智能产品系列，适用于所有的 PPA 目标和成本预算

Palladium Emulation Platform 硬件仿真加速平台助力比科奇 Picocom 提高验证吞吐量并加速嵌入式软件开发 2021 年 8 月 18 日——楷登电子（美国 Cadence 公司，NASDAQ：CDNS）今日宣布，比科奇 Picocom 已部署 Cadence® Palladium® Enterprise Emulation Platform  硬件仿真加速平台，用于

内容摘要 此次合作带来了已经硅验证的 SP4T RF SOI switch 参考流程, 该流程使用集成电磁分析工具的 Virtuoso Design Platform 该流程展示了芯片和封装协同设计与仿真统一设计环境的优势 这套全面的流程包括定制集成电路设计套件、电磁场仿真器和多物理场分析工具，能更快地使设计收敛   2021 年 8 月 17 日——楷登电子（美国 Cadence 公司

具有 FlexLock 功能的 Tensilica Xtensa 处理器 IP 通过了 ASIL-D 功能安全独立认证，可用于对安全性要求最高的汽车应用 2021 年 7 月 29 日——楷登电子（美国 Cadence 公司，NASDAQ：CDNS）今日宣布，SGS-TÜV Saar 已独立认证具有 FlexLock 功能的 Cadence® Tensilica® Xtensa® 处理器符合 IS

亲爱的用户朋友们，好久不见！在 2021 年的夏日，中国 IC 设计圈的大联欢 CadenceLIVE China 2021 又要举办啦！CadenceLIVE 是目前中国 EDA 行业中覆盖技术领域全面、规模大的先进技术交流平台。这个大会干货很多，你真的要来一下。 是的，一年一度的 Cadence 全球用户大会即将来到中国！今年 CadenceLIVE China 将于 8 月 24 日在上海举

双方合作让共同客户轻松采用 Cadence 数字全流程，以领先的设计实现和签核技术完成超低功耗设计 2021 年 7 月 15 日——楷登电子（美国 Cadence 公司，NASDAQ：CDNS）今日宣布 Cadence 优化的数字全流程已获得联华电子 22 纳米超低功耗（ULP）与 22 纳米超低电压（ULL）制程技术认证，以加速消费、5G 和汽车应用设计。该流程结合了用于超低功耗设计的先进设计

近年来，随着 GPU 在通用计算领域的高速发展，逐渐将应用范围扩展到图形之外，例如人工智能、深度学习和自动驾驶。这些领域的特点要求 GPU 在并行处理海量数据的同时提供更高的访存速度和浮点运算能力。 在这种计算密集度越来越高的情况下，我们也面临越来越严峻的挑战，比如在后端摆放和绕线阶段的拥塞问题，如何比较精确地在较早阶段考虑物理信息，提前预测 RTL 的质量，还有提前预测布局变得尤其重要；在并行同