Sigrity X Platform 25.1

Sigrity X 高级信号完整性（SI）技术为 PCB 和 IC 封装设计提供前沿的信号完整性分析功 能，覆盖直流（DC）至 56GHz 以上频段，并具备自动芯片间（die-to-die）信号完整性分析、拓扑结构探究以及高速接口 仿真等高级特性。该技术支持 IBIS-AMI 模型（输入 / 输出缓冲信息规范 – 算法建模接口模型）和可自定义合规套件，在借 助频域、时域及统计分析方法的同时，确保您的设计符合严苛标准。

✓ 精准处理非理想供电系统对信号完整性（SI）的影响。

✓ 同时评估信号完整性（SI）影响，例如损耗、反射、串扰以及同步开关输出（SSO）。

✓ 支持行业标准的 IBIS-AMI（输入 / 输出缓冲信息规范 – 算法建模接口）发射机与接收机模型，可对采用多家供 应商芯片的串行链路进行通道行为仿真。

✓ 高度自动化的测量与报告生成功能

Sigrity X IBIS 建模功能可借助功耗感知型 IBIS 模型、百万比特通道仿真以及 IBISAMI 模型创建，实现对高速接口的精准仿真，确保为复杂拓扑结构提供 详尽且高效的仿真结果。该功能与 Sigrity X 高级信号完整性技术及 Sigrity X Aurora技术深度集成，支持 对串行链路和并行总线拓扑结构进行无缝建模与分析，同时保持晶体管级精度，并符合 IBIS 7.0 规范要求。

✓ 通过内置的时域仿真向导，验证行为模型相对于原始晶体管模型的准确性。

✓ 模型转换过程中已包含准确性检查环节。

✓ 对于熟悉现有 IBIS 模型格式的用户而言，其具备高度自动化特性且易于使用。

✓ 所有 IBIS BIRD95/BIRD98 功耗感知相关效应均已包含在内。

✓ 基于向导的方法可引导用户完成 IBIS-AMI 模型的创建。

✓ IBIS-AMI 模型会自动编译生成，适用于 Windows 和 Linux 系统版本。

✓ 用于创建信号测试平台的通用拓扑环境

✓ 并行总线仿真环境，在此环境中，可对数十路信号进行同步开关仿真，同时还能对供电分配网络（PDN）和电 压调节模块（VRM）进行仿真。

高度灵活的拓扑环境使您能够从电压源到所有连接的元器件开展全面的电源完整性分析，支持通过早期 “假设分析” （what-if）场景，在多结构供电分配网络（PDN）中优化性能指标。随着设计推进，提取的 PDN 模型可无缝集成以反映 详细结构；若在签核（signoff）阶段出现设计故障，适应性强的拓扑界面能通过便捷地替换（接入或移除）理想 PDN 模 型，助力精准定位问题。

✓ 消除 PCB 和 IC 封装中的去耦电容过度设计问题。

✓ 降低新设计及量产产品的供电分配网络（PDN）成本。

✓ 为封装元器件制定有效的去耦电容（decap）指南。

✓ 优化印制电路板（PCB）与集成电路（IC）封装接口间的供电分配网络（PDN）。

✓ 稳健且经验证的底层混合电磁（EM）/ 电路分析技术。

✓ 供电分配网络（PDN）性能的直观交互式可视化呈现。

✓ 布局前和布局后去耦电容（decap）优化的设置过程简单便捷。

✓ 借助 Allegro X，以及在 Mentor、Zuken 和 Altium 设计流程中，可可视化您原理图中的电源部分。

✓ 独特的器件阻抗与电磁干扰（EMI）谐振检查。

Sigrity X PowerSI 技术可为完整的 IC 封装或 PCB 提供快速、精准的电气分析，支持对信 号完整性、电源完整性、EMI 以及频域仿真开展全面研究。该技术具备云部署能力，且兼容各类布局数据库， 能够助力用户制定布局前设计指南、完成布局后性能验证，无需依赖物理原型。

✓ 支持通过交流（AC）分析评估接地平面上的电压分布。

✓ 为集成电路（IC）封装和电路板制定供电分配网络（PDN）指南。

✓ 评估不同几何结构之间的电磁耦合，从而优化元器件、过孔和去耦电容（decap）的布局。

✓ 提取封装和电路板建模所需的频率相关 S 参数、Z 参数及 Y 参数，用于后续的时域同步开关噪声（SSN）仿真。

✓ 通过近场比值显示预判能量泄漏情况。

✓ 评估去耦电容策略并验证布局效果；支持宽带建模，包括精准的直流（DC）性能表征。

✓  IC 封装和电路板的 3D 解决方案实现无缝集成。

✓ 分布式计算选项可缩短分析时间（需额外获取许可）。

✓ 强大的 HSPICE 流程支持。

✓ 针对 Allegro X 设计平台、Allegro X 高级封装设计平台的流程，以及 Mentor、Zuken 和 Altium 流程进行了优 化；在需要支持多结构设计时，可兼容多种计算机辅助设计（CAD）数据库。

Sigrity X SPEEDEM 技术提供了一个集成环境，可用于开展全面的信号、电源、电磁干扰（EMI）和静电放电（ESD） 研究，其核心是基于布局的时域有限差分（FDTD）仿真。这款创新工具将电路仿真、传输线仿真与高速专用电磁场求解 器无缝结合，能够动态分析 IC 封装及电路板的信号与平面上，信号、电源和地之间的相互作用，确保获得快 速且精准的结果。

✓ 工作流程还包括互连模型提取、时域反射（TDR）、时域传输（TDT）以及电源纹波分析。

✓ 具备非线性驱动端与接收端支持的独特电磁兼容（EMC）仿真解决方案。

✓ 确定叠层结构、平面几何形态和输入 / 输出（I/O）配置的变化所产生的影响。

✓ 观察噪声产生情况，明确噪声传播路径，并判断其是否处于目标水平范围内。

✓ 为 Sigrity SystemSI 工具等外部电路仿真器提取单条或耦合信号线的互连模型。

✓ 可作为 Sigrity SystemSI 的 FDTD 直接引擎，用于系统级功耗感知型信号完整性（SI）分析（无需 S 参数）。

✓ 静电放电（ESD）工作流程可反馈瞬态电压抑制（TVS）二极管的有效性。

✓ 针对 Allegro X 设计平台、Allegro X 高级封装设计平台的流程，以及 Mentor、Zuken 和 Altium 流程进行了优 化；在需要支持多结构设计时，可兼容多种计算机辅助设计（CAD）数据库。

Sigrity 入门套件为信号完整性和电源完整性分析提供了便捷的入门途径，可让您借助 Sigrity X PowerSI 等高级工具以 及 Celsius Studio 等非该产品组合内工具的工作流程，快速识别 PCB 和 IC 封装布局中的问题。 该套件配备功能强大的布局工作台，您可从中导入主流布局工具生成的文件并生成详细报告，从而能根据需要轻松扩展至 更深入的分析工作。

✓ 采用与主流高级工具中相同的、经过验证的 Sigrity 信号完整性和电源完整性引擎及工作流程。

✓ 生成可与布局团队共享的详细报告，以修正导致 SI 和 PI 问题的布局缺陷。

✓ 所有工作流程均可从统一的布局工作台轻松获取。

✓ 针对 Allegro X 设计平台、Allegro X 高级封装设计平台的流程，以及 Mentor、Zuken 和 Altium 流程进行了优 化。

Sigrity X 拓扑浏览器提供了一个多功能环境，可用于对信号完整性和电源完整性进行全面的假设分析（What-If Analysis），其可利用预布线、实测或电磁提取（EM-Extracted）的互连模型。该工具拥有与 Sigrity X SystemSI 软件兼 容的用户友好型界面，能够管理跨多块电路板和封装的复杂拓扑结构，同时提供详细的仿真、波形分析以及易于文档化的 结果。

✓ 兼具灵活性的拓扑探索功能，可用于信号、电源或二者结合场景的假设分析。

✓ 使用互连模型进行信号完整性（SI）/ 电源完整性（PI）分析，这些互连模型可通过预布线生成、从实测中获取， 或借助电磁场（EM）工具提取。

✓ 与 Sigrity SystemSI 软件兼容的熟悉用户界面，可适配任意信号、信号组或接口。

Sigrity X XtractIM 技术借助混合电磁场（EM）求解器生成精准的电阻 – 电感 – 电容（RLC）、输入 / 输出缓冲信息规 范（IBIS）或电路仿真程序（SPICE）模型，速度比传统方法快 10 倍以上，可通过宽带优化支持系统级信号完整性与电 源完整性仿真。其易用的工作流程简化了叠层检查、信号 / 电源网络选择等任务，不仅适合偶尔使用的用户，也能满足频 繁使用的用户需求，同时可快速识别封装性能方面的潜在问题。

✓ 可提取整个封装的模型，也可仅提取选定网络的模型。

✓ 生成球栅阵列（BGA）、系统级封装（SiP）和引线框架封装的模型。

✓ 支持采用引线键合（wirebond）和倒装芯片（flip-chip）芯片贴装方式的设计。

✓ 生成标准的输入 / 输出缓冲信息规范（IBIS）模型（支持带耦合或不带耦合）。

✓ 生成带有非对称 π 型（PI）或 T 型电路的电阻 – 电感 – 电导 – 电容（RLGC）模型。

✓ 生成紧凑的宽带模型，且该模型具备可验证的全波精度。

✓ 以表格和网表形式，或二维曲线与三维分布图形式查看电阻 – 电感 – 电容（RLC）模型数值。

✓ 确保宽带模型与时域电路仿真兼容。

✓ 输出用于电路模型连接的模型连接协议（MCP）和芯片封装协议（CPP）。

✓ 生成 HTML 格式的电气性能评估报告。

✓ 针对 Allegro X 设计平台、Allegro X 高级封装设计平台的流程，以及 Mentor、Zuken 和 AutoCAD 的流程进行 了优化。

Sigrity X SystemPI 与 Celsius Studio 相集成，能够快速实现多板或多结构电源分配网络（PDN）拓 扑，并从电源源头到负载终端进行早期电源完整性分析。其灵活的拓扑环境支持假设分析场景，且可无缝替换电源分配网 络（PDN）模型，从而高效优化性能并排查设计问题。

✓ 采用与基于布局分析工具中相同的、经行业验证的 Sigrity X 电源完整性引擎。

✓ 与通过 Sigrity X PowerSI（电源信号完整性分析工具）、Cadence Clarity Studio 以及其他互连建模工具提取的 电源分配网络（PDN）模型兼容。

✓ 支持生成芯片模型，或使用通过 Cadence Voltus IC 电源完整性解决方案创建的芯片模型。

✓ 高度自动化的测量与报告生成功能。