Cadence 凭借 3D-IC 设计获得 TSMC OIP 生态系统论坛客户选择奖
内容提要 Cadence 的论文在所有论坛与会者中脱颖而出,获得的平均分最高 论文重点介绍了 Integrity 3D-IC 平台,该平台为 3D-IC 的设计规划、优化、物理实现和签核提供了一个统一的平台 中国上海,2022年3月3日——楷登电子(美国 Cadence 公司,NASDAQ:CDNS)今日宣布,公司在 TSMC 2021 年北美 OIP 生态系统论坛上发表的一篇题为《3D-IC 设
内容提要 Cadence 的论文在所有论坛与会者中脱颖而出,获得的平均分最高 论文重点介绍了 Integrity 3D-IC 平台,该平台为 3D-IC 的设计规划、优化、物理实现和签核提供了一个统一的平台 中国上海,2022年3月3日——楷登电子(美国 Cadence 公司,NASDAQ:CDNS)今日宣布,公司在 TSMC 2021 年北美 OIP 生态系统论坛上发表的一篇题为《3D-IC 设
2022年2月9日,Cadence举办全球合作伙伴大会,耀创科技(U-Creative)凭借优秀的技术服务团队和销售团队的共同努力, 公司获得由Cadence颁发的“2021年度技术服务优秀奖”和“2021 100% Quota Achievement”奖项。 在此,感谢所有支持我们的客户,让我们有幸获得这两项殊荣。也感谢Cadence团队给予我们的支持与帮助! 关于Cadence
内容提要 面向企业客户的行业领先解决方案为复杂电子系统提供端到端的协作开发环境 通过此次突破性的合作,双方得以利用 Cadence Allegro 平台和Dassault Systèmes 3DEXPERIENCE 平台来优化机电一体化系统建模、设计、仿真和产品生命周期管理的整个价值链 助力在各行业的公司加快创新和产品上市周期,以提供有竞争力的、智能且互联的客户体验 虚拟孪生体验为供应商协作、仿真
Cadence 针对Intel工艺和封装技术对其先进 EDA 解决方案和 IP 进行了优化 中国上海,2022年2月11日——楷登电子(美国 Cadence 公司,NASDAQ:CDNS)今日宣布加入新成立的 Intel 代工服务 (IFS) 生态系统联盟,以支持共同客户开发和交付创新的系统级芯片 (SoC) 设计。作为该联盟的成员,Cadence 正在推进业界采用 Intel 的工艺和封装技术,
内容提要 新推出的解决方案针对应用 LPDDR5x、DDR5、HBM3 和 GDDR6 协议的复杂内存控制器、PHY 和器件,加速其 IP 到 SoC 级验证 提供高达 10 倍的验证吞吐量,使具有多个 DDR 接口的先进设计的 IP 到 SoC 级验证成为可能 中国上海,2022年1月21日——楷登电子(美国 Cadence 公司,NASDAQ:CDNS)今日宣布推出一款创新的 DRAM 验证解
Palladium Z2 Emulation 在 Microchip 的运行性能提高了 1.5 倍,仿真容量提高了 2 倍 中国上海,2022年1月20日——楷登电子(美国 Cadence 公司,NASDAQ:CDNS)今日宣布,Microchip 已经部署了 Cadence® Palladium® Z2 Enterprise Emulation Platform 硬件加速仿真平台,用于开发其下一
Tensilica Vision Q7 DSP 赋能 Light 的 Clarity 深度感知平台,为新一代 ADAS 系统提供了强大动力,性能比四核 CPU 高出 10 倍 中国上海,2022年1月14日 —— Light™ 公司和楷登电子(美国 Cadence 公司,NASDAQ:CDNS)今日宣布,Light 部署了Cadence® Tensilica® Vision Q7 DSP,用于 L
内容提要 Cadence Innovus Implementation System 提供的Mixed Placer自动化技术将导线长度减少超过 10%,将开关功耗改善 5% GUC 将布局规划设计时间从几周减少到几天,加速了移动、汽车、人工智能和超大规模计算应用的 ASIC 设计创建流程 中国上海,2021年12月8日——楷登电子(美国 Cadence 公司,NASDAQ:CDNS)今日宣布,G
内容提要 用户可借助基于 Microsoft Azure 云服务的 Cadence CloudBurst Platform 上的 Cadence 签核解决方案和TSMC技术,提高生产力和可扩展性 Cadence Tempus Timing Signoff Solution 在 100 亿级以上晶体管的设计中展示了可扩展的分布式分析,同时将计算成本降低,实现了效率最大化 中国上海,2021年12月2
内容提要 Integrity 3D-IC 是 Cadence 新一代多芯片设计解决方案,它将硅和封装的规划和实现,与系统分析和签核结合起来,以实现系统级驱动的 PPA 优化。 原生 3D 分区流程可自动智能创建逻辑内存器件的 3D 堆叠配置,优化 3D 堆叠设计的 PPA 结果。 客户可以放心采用 Cadence Integrity 3D-IC 平台和 Samsung Foundry 的多 Die
双方合作开发4nm设计基础设施和DSP IP并获广泛认可 中国上海,2021年11月15日——楷登电子(美国 Cadence 公司,NASDAQ:CDNS)今日发布,其核心EDA、IP及系统解决方案荣获4项TSMC颁布的开放创新平台(Open Innovation Platform® ,OIP)年度合作伙伴奖项;并因合作开发4纳米设计基础设施、3DFabric™ 设计解决方案、基于云服务的高效解决
内容提要 Cadence 3D-IC 解决方案以 Integrity 3D-IC 平台为核心,提供集成的规划、实现和系统分析,以优化多个小芯片(Multi-Chiplet)系统 PPA Tempus™ Timing Signoff Solution 时序签核解决方案支持芯片间分析和 STA 技术,加快流片速度 Voltus IC Power Integrity Solution 与 Celsius