- Integrity 3D-IC 是 Cadence 新一代多芯片设计解决方案,它将硅和封装的规划和实现,与系统分析和签核结合起来,以实现系统级驱动的 PPA 优化。
- 原生 3D 分区流程可自动智能创建逻辑内存器件的 3D 堆叠配置,优化 3D 堆叠设计的 PPA 结果。
- 客户可以放心采用 Cadence Integrity 3D-IC 平台和 Samsung Foundry 的多 Die 实现流程,打造新一代超大规模计算、移动、汽车和人工智能应用。
Cadence 公司数字与签核事业部产品工程副总裁 Vivek Mishra 表示:
“通过与 Samsung Foundry 的持续合作,我们在多裸片设计实现领域进行了合作创新,并提供了自动化的原生 3D 分区流程。Samsung Foundry 用于多裸片设计实现的先进封装技术,结合 Cadence 集成化的 Integrity 3D-IC 平台,为我们的共同客户提供了强大的多裸片解决方案。”
Integrity 3D-IC 平台为客户提供了通用的控制面板和数据库、完整的规划系统、无缝集成的设计实现工具、集成化的系统级分析能力和易于使用的界面,并允许用户使用 Virtuoso® Design Environment 和 Allegro® 封装技术实现协同设计。该平台还包括更广泛的 Cadence 3D-IC 解决方案组合,包括用于电源分配网络(PDN)分析的 Voltus™ IC Power Integrity Solution、用于 3D 热分析的 Celsius™ Thermal Solver、用于 3D 签核时序的 Tempus™ Timing Signoff Solution 和用于电路布局验证(LVS)的 Pegasus™ Verification System。关于 Integrity 3D-IC 平台的更多信息,请访问 www.cadence.com/go/Integrity3DICpl(复制链接至浏览器打开或点击文末阅读原文)。