全国销售免费咨询热线
400-800-1070
产品中心
Cadence OrCAD
Cadence Allegro
Cadence Sigrity
Package Design
CMS Cloud
Custom IC
SkillCAD
AWR
Digital Design and Signoff
Verification
Cadence OrCAD X
OrCAD Capture
OrCAD PSpice Designer
OrCAD PCB Designer Professional
OrCAD PCB SI
OrCAD Sigrity ERC
OrCAD Library Builder
OrCAD FPGA System Planner
OrCAD Documentation Editor
OrCAD Panel Editor
OrCAD DFM Checher
OrCAD Engineering Data Management
OrCAD Component Information Portal
OrCAD PCB Productvity Toolbox
Allegro X Design Platform
Allegro PCB Designer
Allegro Design Authoring
Allegro PCB Librarian
Allegro ECAD MCAD Library Creator
Allegro PSpice System Designer
Allegro PSpice System Option
Allegro PCB High-Speed Option
Cadence Sigrity
Sigrity Aurora
Sigrity SPEED2000
Sigrity PowerSI
Sigrity PowerDC
Sigrity OptimizePI
Sigrity IBIS Modeling Extraction
Sigrity Broadband SPICE
Clarity 3D Solve
Celsius Thermal Solver
Sigrity XtractIM
Sigrity XcitePI Extraction
Sigrity Advanced PI
Sigrity Advanced SI
Sigrity PCB Extraction
Package Designer
Allegro Package Designer plus
SiP Layout
Silicon Layout
OrbitIO
CMS Cloud
CMS Libstudio
CMS EDM
CMS IO Designer
CMS CADPlug
CMS DesignPlus-SiP PCB
CMS STDDOC
CMS ProDOC
CMS Yeptools PCB
CMS Allegro Analyser
CMS Prolinking
Custom IC
Circuit Design
Circuit Simulation
Layout Design
Layout Verification
Library Characterization
RF/Microwave Solutions
SkillCAD
AWR Design Environment
AWR Microwave Office
AWR Analyst
AWR AXIEM
AWR Visual System Simulator
Digital Design and Signoff
Logic Equivalence Checking
Innovus Implementation and Floorplanning
Functional ECO
Low-Power Validation
Synthesis
Power Analysis
Constraints and CDC Signoff
silicon Signoff and Verification
Library Characterization
Verification
Debug Analysis
Emulation
Formal and Static Verification
FPGA-Based Prototyping
Planning and Management
Simulation and Testbench
Software-Driven Verification
Verification IP
解决方案
解决方案
电子电气研发过程及协同设计管理解决方案
高速互连设计仿真验证解决方案
系统级封装(SiP)设计解决方案
供电网络 (PDN) 设计
面向精益研发的复杂电子电气快速设计过程管理解决方案
了解更多>
服务支持
服务支持
教育培训
文档中心
视频中心
所有产品
最新资讯
最新新闻
技术资讯
随时了解最新资讯
查看更多>
关于我们
关于我们
公司概述
联系我们
登录
注册
联系我们
GUC 应用 Cadence 数字全流程优化结果质量并加速流片
2021-12-22
1:51 下午
内容提要
Cadence Innovus Implementation System 提供的Mixed Placer自动化技术将导线长度减少超过 10%,将开关功耗改善 5%
GUC 将布局规划设计时间从几周减少到几天,加速了移动、汽车、人工智能和超大规模计算应用的 ASIC 设计创建流程
中国上海,2021年12月8日——楷登电子(美国 Cadence 公司,NASDAQ:CDNS)今日宣布,
Global Unichip Corporation (GUC) 应用 Cadence
®
数字全流程方案加快了其用于移动、汽车、人工智能和超大规模计算应用的 ASIC 设计流片。
通过利用 Cadence Innovus™ Implementation System 的 Mixed-placer 自动化技术,GUC 成功地将布局规划设计时间从几周缩短到几天,并将导线长度减少了 10% 以上,开关功耗改善 5%。
GUC 多年来一直使用 Cadence 的数字全流程,让具挑战性的 ASIC 设计在新的 5nm 和 3nm 工艺节点上实现流片。作为行业领先的 ASIC 供应商,在越来越苛刻的日程中提供低功耗、高性能和面积 (PPA) 结果对成功而言至关重要。随着 ASIC 设计的规模和复杂性不断增长,布局规划中宏单元的数量也迅速增加,使得 GUC 传统的手动操作和迭代的布局规划成为实现流程中一个非常冗长的部分。
使用 Innovus mixed-placer 技术,GUC 团队可以同时处理标准单元和宏单元的放置,使布局规划过程实现自动化,提高了效率并加速了 PPA 分析。
GUC 高级副总裁 Louis Lin 说:
“随着我们的 ASIC 客户设计转向采用新的工艺节点,规模和复杂性不断增加,GUC 一直在对新技术进行战略投资,以确保我们能够满足并超越客户对优秀 PPA 的要求。Cadence Innovus mixed-placer 技术使我们在生产力方面取得了重大突破,这样我们就能更有效地完成客户的设计并加速流片。现在,Innovus mixed-placer 技术是 GUC 生产实现流程的关键部分,让我们的流片屡获成功,我们在大部分设计中都会用到它。”
Cadence 数字全流程为客户提供了一条快速的设计收敛路径和更好的可预测性。支持公司的智能系统设计(Intelligent System Design™) 战略,助力客户实现卓越的 SoC 设计。如需了解关于数字全流程的更多信息,请访问 www.cadence.com/dffpr。
关于 Cadence
Cadence 是电子系统设计领域的引领者,拥有超过 30 年的计算软件专业积累。基于公司的智能系统设计战略,Cadence 致力于提供软件、硬件和 IP 产品,助力电子设计概念成为现实。Cadence 的客户遍布全球,皆为具有创新能力的企业,他们向超大规模计算、5G 通讯、汽车、移动设备、航空、消费电子、工业和医疗等具有活力的应用市场交付从芯片、电路板到完整系统的卓越电子产品。Cadence 已连续九年名列美国财富杂志评选的 100 家最适合工作的公司。如需了解更多信息,请访问公司网站 www.cadence.com。
关于耀创科技
耀创科技至今积累有20多年的EDA工程服务经验,已经在中国为数百家客户提供了EDA产品以及解决方案,极大地提高了这些客户的电子设计水平和生产效率。耀创科技也是Cadence在中国合作时间很长的代理商,公司在引进国外先进的EDA工具的同时,我们针对中国市场的特殊性,与Cadence公司合作,在国内很早提出了电子电气协同设计与工程数据管理的概念,成功地在众多研究所及商业公司内进行实施,极大的改善了PCB/SIP产品的标准化设计流程,覆盖从优选元件选控、协同设计输入、在线检查分析、标准化文档输出及PLM/PDM系统集成,获得了众多用户的赞许。与此同时,根据中国客户的实际情况,我们还提供除了软件使用培训之外的项目设计咨询服务,以帮助客户在完成实际课题的同时,也能够熟练掌握软件的高级使用方法,这一举措也取得了非常好的效果。
我们一直秉承“与客户共同成长”的服务理念,希望在国内EDA领域内能为更多客户提供支持与服务!
如需了解更多信息,请访问公司网站
www.u-c.com.cn
如需更多信息, 请联系电话:400-800-1070邮箱:
Sales@u-c.com.cn
菜单
最新新闻
技术资讯