在当今电子领域，产品复杂性持续攀升，而上市时间窗口却不断收缩。从信号完整性、电源完整性，到电磁干扰与热效应等多个方面——现代PCB设计面临诸多相互关联的电气挑战，仅依靠直觉和传统测试方法已难以应对。为满足这些日益增长的需求，多物理场仿真不再是一种可选方案，而是成为了必不可少的手段。 仿真技术在电子设计领域并非新概念 在产品发布前通过虚拟原型验证设计、发现问题并寻找最优配置，始终是设计师工具箱中的宝

本文重点 无线电能传输利用空气中的电磁场作为介质，无需任何物理接触、导线或电缆，就可将电能从一个电路传输至另一个电路。 WPT 可在短距离内传输电能，这种无线电能传输方式被称为近场 WPT。 影响感应电能传输系统性能的因素包括频率和磁耦合电路参数，例如线圈间距、线圈尺寸以及线圈环路直径。 传统有线电能传输系统中杂乱的电线与电缆不仅使用不便，有时还存在安全隐患且占用空间。无线电能传输（Wireles

本文重点 存储卡可以适配各类操作系统且存储容量无上限。 标准 USB 接口为读卡器提供了双重功能：既能供电，又能实现高速数据传输。 数字读卡器集成电路（IC）是 USB 存储卡读卡器的核心组件。 存储卡可用于记录数据，适配各类操作系统且存储容量无上限。对于读取数据来说，存储卡读卡器是必不可少的。如果设备（例如电脑）没有存储卡插槽，可能需要连接读卡器来传输文件。本文就将介绍如何设计存储卡读卡器。 U

本文要点 面对市面上的一切要将 PCB 板放进一个盒子里的产品的设计都离不开 3D 模型映射这个功能，3D 协同设计保证了产品的超薄化、高集成度的生命线；3D 模型映射将 PCB 设计从传统的二维平面拉入了三维立体空间，打通了电子（ECAD）和机械（MCAD）之间那堵看不见的墙。💫 上期我们介绍了PCB的快速布局操作；本期将介绍元器件的 3D 模型以及 PCB 板的 3D 模型映射操作。 应用场景

本文要点 PCB 布局的核心是“信号流”和“电源流”，常规的手动拖拽，容易忙中出错，在茫茫飞线中里玩“一起来找茬”，眼睛都快要瞅瞎了，仅为了找一个电容 R1 该放置在板上的什么位置合适；快速布局功能，帮你一键放置器件，遵循一定的设计规则，它会优先把有电气连接的元件往一块儿凑，将老工程师的“只可意会不可言传”的布局经验数字化、自动化。✨上期我们介绍了 PCB 中的扇出孔操作；本期将从高效设计方面为大

本文要点 随着板子的空间越来越复杂，PCB板上的空间变得越来越有限，通孔元件的使用量越来越少，为了更有效利用空间，表面贴装的元件的引脚只能从一层接入，要从印刷电路板的另一层访问表面贴装就需要使用通孔，扇出是为印刷电路板上的表面贴装器件创建分散通孔的过程。✨ 上期我们介绍了在布线操作中的布线优化操作，实现PCB的合理规范走线；本期我们将讲解在Allegro PCB设计中的扇出孔操作。😇 应用场景 1

本文要点 作为一名资深的电子设计工程师，在 Allegro中将走线优化好、散热调整好、阻抗控制精准，能够为后期调试和改板省下不少心力，好处就不用多说了！✨上期我们介绍了如何利用约束管理器去约束我们的走线；本期我们将教会大家如何更快更精准的优化我们的布线。😇 应用场景 1. 两条甚至多条高速线（例如：时钟、差分对、高速数据线）长距离紧挨着走线时，它们之间会通过电场和磁场产生能量，就需要在布平行线的时

本文要点 在进行时序等长布线操作的时候，在布线操作的时候不管你是走蛇形线还是走折线，约束管理器会自动帮你计算长度、标偏差，通过精确控制走线长度，来实现信号的时序匹配。约束设计就是一套精准的导航系统，能够在走线的时候清楚的知道目标在哪里，允许的误差是多少、最小间距等。 上期我们介绍了如何使用cadence Allegro的规则“约束”孔，实现一键式快速生成孔；本期我们将教会大家如何利用约束管理器去约

PCB上的过孔放置是一个巨大的工程量，可能是给大电流铺路，可能是给芯片底下散热，或者是屏蔽用的“铜墙铁壁”。传统方式的手动一个个放，调间距，对齐？稍微改个尺寸或位置，好家伙，全得重来！想想就头皮发麻😞，打工人的时间不是这么浪费的！Allegro X Designer中的约束驱动过孔阵列功能，简直就是咱打工人的福音！😁上期我们介绍了如何使用约束管理器设置差分对的约束条件，同样是约束；本期我们将教会大

本文要点 在 PCB、集成电路和线缆组件中，最常被提及的串扰现象是接收端器件观测到的远端串扰。 带阻滤波器与带通滤波器作用相反：它们能滤除特定频率范围内的干扰信号。 带阻滤波器的传递函数可通过计算得出，也可以使用 SPICE 仿真器获得。 还记得那些需要插到墙面上的老式电话机吗？在电话系统数字化之前，通电话时偶尔能听到其他人交谈的微弱回声。这种杂音是因电话线缆中不同导线间的信号混合在一起而产生的，

本文要点 你是否经常在Layout设计中抓瞎😔，拿着板子无从下手，拿着鼠标深夜狂按😣；DDR等长没做好导致系统不稳定，PCIe没设相位容差造成链路训练失败……这些都是血泪教训，关键时刻需要靠约束管理器救命！Allegro约束管理器搞差分对，简直是把高速设计的「地狱模式」切换成「新手村」！✨ 上期我们介绍了盲/埋孔的使用，本期我们将教会大家如何使用Cadence的约束管理器，用最少的时间一键速通La

前言 巴掌大的板子里密密麻麻的布线，传统的通孔像早高峰上的立交桥的“大柱子”杵在那里，走线全凭运气，绕路、打结、信号互相干仗…改版改到怀疑人生😱，面积还死活压不下去，使用Allegro X Designer Plus 的B/B Via，瞬间“格局打开”，布线开挂，效率飞起。✨ 上期我们介绍了如何创建了B/B Via焊盘，本期我们将教会大家如何使用 Allegro X Designer