全国销售免费咨询热线

400-800-1070

Sigrity Advanced SI

Sigrity Advanced SI
  • 通过尽早发现潜在的反射和串扰问题,降低成本,节省时间
  • 支持最前沿的SI接口,可对从DC到56GHz以上的串行和并行链路进行统计以及时域和频域分析

 

为了帮助您快速实现常规拓扑和标准接口,Cadence® Sigrity Advanced SI 技术能够以多种模式执行自动化的die-to-die信号完整性 (SI) 分析:

  • 针对并行总线的源同步
  • 串行链路,尤其是SerDes通道
  • 自由形式的通用拓扑探索环境,用于执行信号、电源或组合what-if分析

 

Advanced SI 技术采用频域、时域和统计分析方法,解决从DC到 56GHz (112Gbps) 以上的信号完整性问题。

图 1:SystemSI 拓扑环境

 

Sigrity Topology Explorer

通用拓扑探索功能,是探索端到端的信号和电源拓扑的理想方案,包括用于同时执行 SI 或瞬态电源完整性 (PI) 分析。此外,您还可以使用复杂的互连通道模型,并将它们连接到单个驱动器/接收器/离散元件,从而自动为互连模型上的每个端口复制电路。此功能包含在Sigrity Aurora 软件中,其网络信息可直接从物理 PCB 或 IC 封装设计中自动提取。

 

Sigrity SystemSI 并行总线分析

端到端分析适用于如DDRx内存的源同步并行总线接口。包含过孔向导的前仿真功能使您可以快速生成并连接模型,并基于该模型展开后续设计。随着设计被优化完善,您可以更换更详细的模型,以反映实际的硬件设计。Advanced SI 包括以下功能:

  • 创建互连通道模型,进行反射分析和串扰分析
  • 采用”直接时域有限差分法(FDTD-direct)”执行精确的同步开关噪声(SSN)分析,而无需使用S参数模型(可使用 Cadence Extraction Suites 中包含的工具导入 S 参数)
  • 采用Advanced SI 软件中的 Cadence Sigrity Broadband SPICE® 工具,将S参数转换为SPICE模型
  • 在读取和写入传输中添加均衡效果;也可添加 IBIS-AMI 模型,并利用通道仿真技术实现百万位码型仿真,从而执行误码率 (BER) 仿真

 

并行仿真中考虑了介质损耗和导体损耗、反射、码间干扰 (ISI)、串扰和同步开关噪声(SSN) 的影响。这些仿真可以充分考虑非理想电源分配系统的影响。图形化输出及后处理选项能为快速改进系统提供思路。

可以将仿真结果与常见 JEDEC 标准(例如 DDR4 和 DDR5)进行比较,以确保设计满足标准规范的要求。如有需要,可以配置额外测试以补充规范测试,或者针对专有 IP 创建自定义合规性测试包。

与我们联系

耀创科技是 Cadence在国内合作时间最长的代理商,为您提供成功所需的世界一流技术专业知识和服务。有关 Cadence的销售,技术支持或培训,请联系我们。