- 4nm设计基础设施：Cadence与TSMC密切合作，为TSMC N4制程工艺优化完整的集成化数字流程，帮助客户实现功耗、性能和面积（PPA）目标，并加速产品上市。此外，Cadence交付了完整的定制、模拟、EM-IR和混合信号设计解决方案，用于应对TSMC N4工艺设计定制化和模拟IP的挑战和复杂性。
- 3DFabric设计解决方案：Cadence与TSMC的合作确保了Cadence® Integrity™ 3D-IC平台对TSMC 3DFabric™ 的支持。Cadence® Integrity™ 3D-IC平台是用于3D-IC规划、设计实现和系统分析的统一平台，赋能完整的3D芯片堆叠和先进封装技术组合TSMC 3DFabric™。Cadence Tempus™ Signoff Solution时序签核解决方案也进行针对增强，支持全新的堆叠静态时序分析（STA）签核方法学，缩短设计周期。
- 基于云服务的高效解决方案：Cadence Tempus Timing Signoff Solution时序签核解决方案采用支持超大规模技术的云端分布式静态时序分析（DSTA）架构，帮助设计师快速优化云配置，实现实际时间和成本的平衡。
- DSP IP：Cadence与TSMC Soft IP9000团队合作，完成Cadence Tensilica® DSP IP在TSMC集成化工具流程的认证。
TSMC设计基础设施管理副总裁Suk Lee表示:
“多年来，我们与Cadence密切合作，确保双方的共同客户可以获取先进的技术并推动创新，实现优异设计结果，TSMC OIP年度合作伙伴奖项再次证实了我们的生态系统合作伙伴致力于助力客户成功的决心，我们期待看到采用先进技术的客户在自己的目标市场持续保持领先的竞争力。”
Cadence公司资深副总裁兼数字与签核事业部总经理Chin-Chi Teng博士说：
“通过与TSMC的长期合作，我们助力双方共同客户利用最新技术，更具信心地交付设计方案，达成设计目标，TSMC颁发的重要奖项印证了Cadence智能系统设计战略（Intelligent System Design）助力SoC卓越设计的决心，我们将持续创新，确保客户获得所需工具，以开发移动、汽车和超大规模计算等领域的应用。”
