Cadence® IC封装和多织构协同设计流程可实现自动化和精准度,从而加快设计过程
小体化
低功耗
高性能
SiP是可以采用任意组合,将多个具有不同功能的有源电子器件和无源元件,以及诸如MEMES或者光学器件等其他的器件组装成为可以提供多种功能的单个标准IC器件。
也可以混合各种组件,如CPU,逻辑,模拟和记忆功能,以减少系统实现的物理尺寸(也称微型化)。
随着高级封装愈发复杂化,IC工作速率和数据传输速率的提高、电源电压的降低,以及几何尺寸与密度的减小,您可能面临着愈发严峻的电源完整性 (PI) 和信号完整性 (SI) 问题。裸芯片和封装的堆叠、更大规模的引脚数以及更严格的电气性能约束,使半导体封装的物理设计过程变得更加复杂。