- 此次合作带来了已经硅验证的 SP4T RF SOI switch 参考流程, 该流程使用集成电磁分析工具的 Virtuoso Design Platform
- 该流程展示了芯片和封装协同设计与仿真统一设计环境的优势
- 这套全面的流程包括定制集成电路设计套件、电磁场仿真器和多物理场分析工具,能更快地使设计收敛
2021 年 8 月 17 日——楷登电子(美国 Cadence 公司,NASDAQ:CDNS)和领先的高价值模拟半导体解决方案晶圆代工厂 Tower Semiconductor(NASDAQ/TASE:TSEM)今日宣布,将推出经过硅验证的 SP4T RF SOI switch 参考流程。该参考流程应用了 Cadence® Virtuoso® Design Platform 射频解决方案 (Virtuoso RF solution),为先进 5G 无线、有线基础设施和汽车集成电路产品开发提供了更快的设计收敛路径。
这个新的射频参考设计流程利用了一套综合的混合信号和射频设计、仿真、系统分析和签核工具,这些工具针对 Tower 的 CMOS、BiCMOS、SOI 和硅锗(SiGe)工艺技术进行了优化调整。客户现在可以使用这款新产品加速射频、毫米波和高性能模拟设计,提高签核信心。
Tower Semiconductor VLSI 设计中心和设计支持副总裁 Ori Galzur 先生说:
“我们很高兴能够扩展我们的设计支持能力,为我们的客户提供新的竞争优势。通过与领先的设计工具提供商 Cadence 的长期合作,我们能够不断提供具有独特功能的新型先进设计工具,完美满足市场的集成电路设计要求,帮助我们的客户实现快速和准确的设计周期。”