资讯中心

Power SI封装体和PCB焊球连接后进行执行的操作实例和设置办法

1、需要先打开需要互联的PCB文件,如下图所示,中间的芯片就像互联的PCB封装芯片。2、查看下叠层,检查当前的层叠情况。3、选择mergepackageandboard的命令,导入PACKAGE的文件,这里需要把它们采用焊球的方式连接起来。4、选择Board和Package上关联的元件。用BRDBGA1_CKT和封装上的PKGBAG1形成互联的关系。5、设置参数,然后导入

详细资料»
BGA布线中所需的PCB层数和过孔走线的关系

​BGA封装,球栅阵列封装,简称BGA(BallGridArrayPackage),是采用将圆型或者柱状焊点隐藏在封装体下面一种封装形式,90年代后随着集成技术的进步,BGA技术迅速得到发展,现在高密度、高性能、高频率的IC芯片都已经采用这类型的封装技术。因此处理BGA芯片的布局和走线已经成为工程师的必修功课,本文介绍了PCB层数和过孔之间走线布

详细资料»
过孔焊盘该怎样摆放以及对布线的影响

SMD焊盘的过孔和布线区域布线的空间计算,以1.0mm间距的NSMD焊盘为例,NSMD焊盘到焊盘之间的中心间距距离为1.0mm,NSMD焊盘的直径为0.47mm,焊盘之间焊盘平行布线空间为0.53mm(1.0mm-0.47mm),焊盘之间对角布线空间为0.94mm(1.41-0.47)。如下图所示。1.0mm间距的NSMD焊盘布线的空间计算过孔焊盘摆放和尺寸(1)以1.0mm间距的NSMD焊

详细资料»
技术专题之Allegro PCB Advanced Mirror高级镜像功能

AllegroPCBDesigner是一个完整的、高性能印制电路板设计套件。通过顶尖的技术,它为创建和编辑复杂、多层、高速、高密度的印制电路板设计提供了一个交互式、约束驱动的设计环境。它允许用户在设计过程的任意阶段定义、管理和验证关键的高速信号,并能抓住今天最具挑战性的设计问题。在这个专题中,我们将介绍在该套件下的一个T

详细资料»
Cadence Allegro 17.2中直接更新元件封装的操作方法

Allegro的全称是CadenceAllegroPCBDesigner,是Cadence公司推出的一个完整的、高性能印制电路板设计套件。通过顶尖的技术,它为创建和编辑复杂、多层、高速、高密度的印制电路板设计提供了一个交互式、约束驱动的设计环境。它允许用户在设计过程的任意阶段定义、管理和验证关键的高速信号,并能抓住今天最具挑战性的设计问题。

详细资料»
Cadence Allegro 17.2 如何制作逼真的3D PCB模型和进行3D设计检查

各位小伙伴大家好,CadenceAllegro软件一直以来,都能够支持3DPCB的模型制作和预览功能,但是一直以来立体感和视角的效果都不够理想。为了能够给工程师更加直观的PCB立体设计体验,Cadence做了很大的努力。从Allegro17.2开始,Allegro已经能够支持立体的三维PCB设计和交互预览功能,能够让工程师在三维模式下进行交互Layout。今天

详细资料»
Power SI里面封装体上添加假性球体和参考层的方法

在IC封装的分析中,为了能够提取到更加趋近于真实测量结果的参数S参数(或者其他参数),需要在封装体上添加假性球体和参考层,下面来讲解添加假性球体和参考层的方法。1、导入需要进行分析的封装体文件;2、进行三维预览,可以看到导入的封装体下面没有焊接球和参考层。3、选择命令File-Merge-PseudoPCB命令。4、在AddpseudoPCB的

详细资料»
IC封装LCC20AEA1使用XtractIM和PowerSI提取后的参数结果

目的:IC封装LCC20AEA1的实例文件,使用XtractIM和PowerSI分别来提取该IC封装体上的R电阻参数,L电感参数,C电容参数,设置同样的仿真参数,对提取的结果做出对比,评价对比结果的准确性。XtractIM基于全波仿真算法提供无可比拟的宽带电路模型,专用的IC封装模型提取和分析工具。PowerSI是IC封装和PCB设计快速准确的全波电磁场分析,

详细资料»
Cadence Allegro 17.2手动增加修改与删除及重新命名网络的操作方法

Allegro的全称是CadenceAllegroPCBDesigner,是Cadence公司推出的一个完整的、高性能印制电路板设计套件。通过顶尖的技术,它为创建和编辑复杂、多层、高速、高密度的印制电路板设计提供了一个交互式、约束驱动的设计环境。它允许用户在设计过程的任意阶段定义、管理和验证关键的高速信号,并能抓住今天最具挑战性的设计问题。

详细资料»
Cadence Allegro 17.X 手动添加元件与元件引脚添加编辑网络的操作方法

【1】无原理图直接在PCB里面添加元件和网络表的原因Allegro的全称是CadenceAllegroPCBDesigner,是Cadence公司推出的一个完整的、高性能印制电路板设计套件。通过顶尖的技术,它为创建和编辑复杂、多层、高速、高密度的印制电路板设计提供了一个交互式、约束驱动的设计环境。它允许用户在设计过程的任意阶段定义、管理和验证关

详细资料»
电源完整性分析实例:如何通过仿真确定去耦电容数量

SigrityPowerSI是IC封装和PCB设计快速准确的全波电磁场分析,作为专业的频域分析工具,为当前高速电路设计中面临的各种信号完整性(SI)、电源完整性(PI)和电磁兼容(EMI/EMC)分析提供快速准确的全波电磁场分析,并提供宽带S参数提取以及频域仿真。PowerSI可以为IC封装和PCB设计提供快速准确的全波电磁场分析,从而解决高速电路设计

详细资料»
彻底删除Cadence OrCAD Capture 17.2 start page的方法

随着Cadence17.2使用的工程师越来越多,每次软件在启动的是总是出现并转向“startpage"页面,影响打开速度。如果电脑主机的版本是win1064位专业版,这个问题便是由软件启动的时候记载脚本的文件造成的。造成问题的脚本文件是capStartPage.tcl,具体可以看下面软件在打开的时候的加载记录,可以看到记载后的情况和调用。解决

详细资料»