全国销售免费咨询热线

400-800-1070

系统级封装(SiP)设计解决方案​

Cadence® IC封装和跨平台协同设计流程可实现自动化和精准度,从而加快设计过程

Cadence基于SiP设计的解决方案

Cadence® IC封装和跨平台协同设计流程可实现自动化和精准度,从而加快设计过程。为了解决以上问题,您需要在整个设计过程中使用最新版本的电源完整性和兼顾电源影响的 Sigrity™ SI 工具。跨基板互连可实现IC、封装和 PCB 数据的统一,因此可以轻松获取并评估信号到 bump/焊球分配以及连通图/布线路径的情况。在单个设计环境中统一了这些数据后,就可以进行IC/封装/PCB 协同设计,以及具有集成的 layout 和分析解决方案的约束驱动电源分配网络 (PDN) 设计。

IC/封装/PCB跨平台协同设计与分析

SiP的定义

SiP是可以采用任意组合,将多个具有不同功能的有源电子器件和无源元件,以及诸如MEMES或者光学器件等其他的器件组装成为可以提供多种功能的单个标准IC器件。

也可以混合各种组件,如CPU,逻辑,模拟和记忆功能,以减少系统实现的物理尺寸(也称微型化)。

主要优势

小型化

低功耗

高性能

SiP设计面临的挑战

随着高级封装愈发复杂化,IC工作速率和数据传输速率的提高、电源电压的降低,以及几何尺寸与密度的减小,您可能面临着愈发严峻的电源完整性 (PI) 和信号完整性 (SI) 问题。裸芯片和封装的堆叠、更大规模的引脚数以及更严格的电气性能约束,使半导体封装的物理设计过程变得更加复杂。

  • Bumps(Solder Balls)被整个放在芯片上;
  • Pads到Bumps互连密度增大,需要重新规划芯片内部的连接;
  • 需要充分考虑TSV, u-Bump, Bonding Layer, 基板布线层的寄生参数的影响

当前,SiP在很多领域都有着广泛的应用

  • 智能手机
  • 蓝牙模块
  • 802.11模块
  • MEMs
  • 图像处理
  • 网络通讯等
  • 智能驾驶
  • 智能穿戴
  • 5G网络通讯

相关资料