全国销售免费咨询热线

400-800-1070

高速互连设计仿真验证解决方案

基于 Sigrity​​™​技术,提供高速互连设计、分析和模型提取功能

高速电路互连设计中遇到的问题怎么解决?

当今,人们对电子产品的性能和功能要求越来越高,这便推高了电子产品设计的难度。高端的电子产品需求的IC制程越来越小,所集成的晶体管越来越多,信号翻转速度越来越快,而核心电压却越来越低、消耗的电流越来越大。

CPU 核心电压、IO电压、DRAM电压等、DC电源分割种类也越来越多样性,高速互连设计中的SI/PI/EMC(信号完整性/信号完整性/电磁兼容)问题长久以来一直是设计者所面对的最大挑战。进入高速互连设计领域,信号完整性问题已经让我们之前对于只要电路互联逻辑正确,元器件引脚间不短路、不断路,电路即可成功运行的认识完全颠覆。高速信号会导致长互连走线产生传输线效应,它使得设计者必须考虑传输线的延迟和阻抗搭配问题,因为接收端和驱动端的阻抗不搭配都会在传输在线产生反射信号,而严重影响到信号的完整性。高速信号或频率走线则会对间距越来越小的相邻走线产生很难准确量化的串扰与EMC和电源完整性问题等。这些问题将会导致高速互连设计过程的反复,而使得产品的开发周期一再延误。高速互连的连线是系统中主要的辐射源,因此,控制设计系统中所有SI/PI/EMC辐射,以提高系统抗干扰的能力是确保产品通过标准的最好方法。具体来说,高速互连设计上的EMI问题是由多种噪声源引起的,如信号噪音(反射和串扰)、电源/接地噪音与天线等。为了有效减少设计上的EMI,这些信号的电源/接地噪音,以及天线噪声源都必须加以考虑。由于信号噪声源是SI问题、电源/接地噪声源是PI问题,因此解决最终则须依靠正确的SI、PI和EMI设计和仿真验证才能是设计出好的高质量的产品。

Cadence®高速互连分析与评估工具基于 Sigrity™技术,可提供高速互连设计、分析和模型提取功能,并且可与Allegro PCB Designer、 Allegro®Package Designer Plus 及其 SiP Layout Option 进行无缝数据交换。评估功能让您快速定位潜在的 SI/PI 问题。模型提取功能可实现独一无二的整板或者说全封装模型提取,精度可达数千兆赫兹的频率范围。

电源完整性

Cadence PI解决方案,来自于Sigrity™ 技术,提供覆盖AC到DC全频段、高精度的电源完整性分析,且每个工具都与Allegro PCB/APD Plus无缝集成。

信号完整性

Cadence基于电源感知的SI解决方案,来自于Sigrity™ 技术,提供高速互连设计高精度的SI仿真分析。要实现高精度的仿真,不仅需要对信号进行建模和分析,而且还需要对提供信号电流返回路径的电源/接地网络进行建模和分析。兼顾电源影响的 SI 工具与 Cadence物理设计工具无缝对接,共同用于创建全面的兼顾电源影响的设计与SI 分析解决方案

Cadence仿真工具产品矩阵图:

高速互连设计咨询专业团队

解决高速互连设计中实际的工程问题,除了需要专业的工具,也需要具有丰富经验的工程团队提供专家级别的咨询服务。耀创科技(U-Creative Technology Limited),是一家专注于从事电子设计自动化(EDA)软件销售以及服务的高科技公司,是Cadence在中国合作时间最长的增值代理商。耀创科技的管理和服务团队人员均拥有多年的EDA从业经验,公司自成立以来,为来自行业数百家的客户提供了优质的服务。      

公司专家级别的咨询团队曾经服务过工业控制类,监控类,电机控制类,消费电子类,电信类等产品的仿真咨询并获得客户好评。

点击查看完整解决方案>

相关资料