随着现代高速信号的速率越来越快，信号边沿越来越陡，芯片的供电电压进一步降低，时钟频率和数据读取速率的增加需要消耗更多的电能。在进行电子系统信号完整性分析研究的同时，如何提供稳定可靠的电源给电子系统也已成为重点研究方向之一。Sigrity SystemPI是一款系统级的电源完整性仿真工具，能提供直流电压降分析和电源时域噪声与电源PDN 阻抗分析，同时也能支持电源完整性分析的流程定制。Sigrity

内容提要 两家公司借助增强的 PDK，轻松实现模拟模块的节点间移植，涵盖多种 FinFET 工艺，加快设计收敛 早期客户发现普通模拟模块的设计周期缩短 2.5 倍以上 Cadence Virtuoso 设计平台针对台积电 FinFET 技术的设计移植和自动化进行了专门优化 中国上海，2022 年 10 月 28 日 —— 楷登电子（美国 Cadence 公司，NASDAQ：CDNS）与台积电合作，

中国上海，2022 年 10 月 14 日 —— 楷登电子（美国 Cadence 公司，NASDAQ：CDNS）今日宣布，Cadence® Voltus™-XFi Custom Power Integrity Solution 现已经过优化和认证，可用于 Samsung Foundry 的先进 5LPE 工艺技术。双方的共同客户可以放心地将 Cadence Voltus-XFi 解决方案与 Sam

内容提要 为客户提供业内首个具有大规模并行和分布式架构的完全自动化环境 支持无限容量的设计优化和签核，周转时间缩短至一夜，同时大幅降低设计功耗 支持云的解决方案，推动新兴设计领域的发展，包括超大规模计算、5G 通信、移动、汽车和网络 中国上海，2022 年 10 月 12 日 —— 楷登电子（美国 Cadence 公司，NASDAQ：CDNS）今日宣布推出新的 Cadence® Certus™ C

新一代多运行、多引擎验证工具，利用大数据和人工智能来优化验证负载，提高覆盖率，加速复杂 SoC 设计 bug 溯源 中国上海，2022 年 9 月 15 日 —— 楷登电子（美国 Cadence 公司，NASDAQ：CDNS）今日宣布推出 Cadence® Verisium™ Artificial Intelligence（AI）-Driven Verification Platform，整套应用

内容提要 新推出的 Cadence JedAI Platform 是一款关键的大数据分析底层构架，它统一了所有 Cadence 计算软件产品中的海量数据 支持新一代 Cadence AI-Driven 的设计和验证应用，能极大地提高生产力和 PPA 中国上海，2022 年 9 月 14 日 —— 楷登电子（美国 Cadence 公司，NASDAQ：CDNS）今日宣布推出 Cadence® Join

7月22日，Cadence宣布完成对Future Facilities的收购。Future Facilities是一家利用基于物理学的 3D 数字孪生为数据中心的设计和运营提供电子冷却分析和能源性能优化解决方案的领先供应商。 《行业洞察 I 数据中心爆炸式增长的背后，如何解决散热问题？》一文在芯片和电路板的较低层面上谈到了数据中心的散热问题。但是，在设计中通常不能通过使较低级别具有更高的容量和性能

新一代 CXL VIP 和系统 VIP 工具提供了更快的测试路径，并符合最新标准的要求 中国上海，2022 年 8 月 10 日 —— 楷登电子（美国 Cadence 公司，NASDAQ：CDNS）今日宣布推出业界首个针对 Compute Express Link（CXL）3.0 标准的验证 IP（VIP）和系统级 VIP（系统 VIP），以加速新技术的采用。Cadence CXL 3.0 VIP

内容提要 Cadence Liberate MX Trio Characterization 助力 Arm 将存储器 LVF 库特征化分析验证运行时间缩短 7 倍 Arm 实现了所需的准确度和容量，成功应对先进节点存储器特性分析挑战 中国上海，2022 年 8 月 9 日 —— 楷登电子（美国 Cadence 公司，NASDAQ：CDNS）今日宣布，Arm 正在使用 Cadence Liberat

Samsung Foundry 利用 Cadence Spectre FX FastSPICE Simulator 对其 3nm、4nm 和 5nm 设计实现快速、准确的验证 中国上海，2022 年 7 月 27 日 —— 楷登电子（美国 Cadence 公司，NASDAQ：CDNS）今日宣布，Samsung Foundry 已经部署了 Cadence® Spectre® FX Simulator

本文作者：许立新Cadence 公司 DSG Product Validation Group  随着 3D-IC 的制造工艺的不断发展，3D-IC 的堆叠方式愈发灵活，从需要基板作为两个芯片互联的桥梁，发展到如今可以做到多颗芯片灵活堆叠，芯片设计团队要实现质量佳、满足工期要求、具有成本效益的设计，面临着如何建立正确的 3D-IC 设计实现流程和如何实现设计数据&项目的高效管理的挑战。 解

内容提要 Cadence 携手 TSMC 在 N6RF 设计方面展开合作，加速推进移动、5G 及无线应用创新 双方客户现可使用基于 N6RF 设计流程的新 PDK 进行设计 中国上海，2022 年 6 月 22 日 —— 楷登电子（美国 Cadence 公司，NASDAQ：CDNS）今日宣布，Cadence® 射频集成电路解决方案支持 TSMC 的 N6RF 设计参考流程和制程设计套件（PDK），