内容提要 Neo NPU 可有效地处理来自任何主处理器的负载，单核可从 8 GOPS 扩展到 80 TOPS，多核可扩展到数百 TOPS AI IP 可提供业界领先的 AI 性能和能效比，实现最佳 PPA 结果和性价比 面向广泛的设备端和边缘应用，包括智能传感器、物联网、音频/视觉、耳戴/可穿戴设备、移动视觉/语音 AI、AR/VR 和 ADAS 全面、通用的 NeuroWeave SDK 可通过

内容提要 生成式 AI 自动化，将布局布线时间由几天缩短到几分钟 集成 Cadence OnCloud，支持数据管理和合作，与易于使用的新版 layout 界面一起配合，有效提升设计人员的生产力 与供应链数据集成，内置分析和仿真工具，有助于加快产品上市 中国上海，2023 年 9 月 14 日——楷登电子（美国 Cadence 公司，NASDAQ：CDNS）近日宣布推出新的 Cadence® Or

瑞萨电子（Renesas）是微控制器（MCU）、模拟、电源和系统级芯片（SoC）产品的全球领导者。瑞萨电子在超过 30 个国家/地区设有生产、设计和销售运营中心。该公司的 MCU、SoC 产品和技术在市场上有口皆碑，旨在为各类关键市场领域提供解决方案，如物联网、工业、基础设施和汽车。 验证是 SoC 设计不可或缺的核心，而 SoC 功能的不断增加也导致其设计变得更加复杂。SoC 的状态空间以及验证

内容提要 ● Cadence 优化了其 AI 驱动的 RTL-to-GDS 数字流程，并为 Arm Neoverse V2 平台提供了相应的 5nm 和 3nm 快速应用工具包（RAK），助力设计人员更快地将设计推向市场 ● Cadence AI 驱动的验证全流程助力 Neoverse V2 平台设计人员最大程度提高验证吞吐率，并实现 Arm SystemReady 合规性认证 中国上海，2023

中国研究生创“芯”大赛是中国研究生创新实践系列赛事之一，是一项面向全国高等院校和科研院所在读研究生的团体性集成电路设计创意实践活动。大赛以“创芯、选星、育芯”为宗旨，配合国家集成电路产业发展战略，切实提高研究生的创新能力和实践能力，为集成电路领域培养更多优秀的人才。 Cadence 公司与大赛的渊源可以追溯到 2017 年参与大赛前身的中国研究生电子设计竞赛集成电路专业赛。今年已是 Cadence

2023 年，生成式 AI 如同当红炸子鸡，吸引着全球的目光。当前，围绕这一领域的竞争愈发白热化，全球陷入百模大战，并朝着千模大战奋进。在这场潮流中，AI 芯片成为支撑引擎，为大模型应用提供强有力的支持。蓬勃发展的大模型应用所带来的特殊性需求，正推动芯片设计行业迈向新纪元。众多顶级的半导体厂商纷纷为大模型应用而专门构建 AI 芯片，其高算力、高带宽、动辄千亿的晶体管数量成为大芯片的标配。 芯片设计

业界卓越的 Tensilica Xtensa LX 平台第 8 代已经上线，可提供显著的系统级性能增强，同时确保理想能效。 中国上海，2023 年 8 月 4 日——楷登电子（美国 Cadence 公司，NASDAQ：CDNS）近日宣布推出 Cadence® Tensilica® Xtensa® LX8 处理器平台，作为其业界卓越的 Xtensa LX 处理器系列第 8 代产品的基础。Xtensa

此次收购将丰富 Cadence 现有的 IP 产品组合，并有助于 Rambus 专注于开发高增长的芯片和数字 IP 中国上海，2023 年 7 月 28 日——楷登电子（美国 Cadence 公司，NASDAQ：CDNS）近日宣布，双方已就 Cadence 收购 Rambus SerDes 和存储器接口 PHY IP 业务达成最终协议，Rambus 是业界领先的芯片和硅 IP 提供商，致力于提高数

内容提要 将 RTL 收敛速度加快 5 倍，结果质量改善 25% RTL 设计师可快速准确地了解物理实现指标，根据提供的指引有效提升 RTL 性能 与 Cadence Cerebrus 和 Cadence JedAI Platform 集成，实现 AI 驱动的 RTL 优化 中国上海，2023 年 7 月 17 日 —— 楷登电子（美国 Cadence 公司，NASDAQ：CDNS）近日宣布推出 

内容提要 ● Cadence 流程已通过认证，可立即投入生产，该工艺下 Design IP 产品现已完备，可支持客户进行 Intel 16 工艺下 SOC 设计 ● 客户可以基于已被充分认证的 Cadence 流程，可支持交付各类 HPC 及消费电子应用 中国上海，2023 年 7 月 14 日——楷登电子（美国 Cadence 公司，NASDAQ：CDNS）近日宣布其数字和定制/模拟流程现已通过

内容提要 ● 完整的背面布线解决方案，助力面向移动、汽车、人工智能和超大规模应用的下一代高性能芯片设计● Cadence SF2 数字全流程包括用于 nTSV 优化的先进技术● 背面实现流程已在 SF2 测试芯片的成功流片中证实了其价值 中国上海，2023 年 7 月 10 日——楷登电子（美国 Cadence 公司，NASDAQ：CDNS）近日宣布推出一套完整的、经过认证的背面实现流程，以支持

❖ 双方利用 Cadence 的 Integrity 3D-IC 平台，优化多晶粒规划和实现，该平台整合了系统规划、封装和系统级分析的专业级平台。 ❖ Integrity 3D-IC 平台支持 Samsung 新的 3D CODE 标准，助力设计人员创建多种先进的封装技术。 ❖ Cadence 和 Samsung 的技术为客户提供全面、定制化的解决方案。适用于能够缩短 3D-IC 设计整体耗时的各