文档中心

Thieving是指在PCB设计中添加覆铜点或取样点的操作技术，是为了保持PCB在电镀时板上各点镀铜厚度均匀，避免该区域铜箔过度电镀的情况发生。添加的取样点以过孔形式表示，执行Thieving命令后，软件自动添加取样点，如图：关键字：Cadence教程、Allegro教程、AllegroPCB、PCB设计、thieving

对于高频电路而言，势必会产生传输线效应和信号完整性问题，怎样利用PCB的布线来保证整个高频系统实施是设计关键。为了避免高速电路的传输效应，必须严格控制关键网络的走线长度，合理规划走线的拓扑结构。本文就针对高速电路中的布线规则约束做一个系统的介绍。关键字：Cadence教程、Allegro教程、AllegroPCB、PCB设计、PCB约束

随着高密度、微型化电路板设计需求的不断提高，有必要考虑将无源甚至有源器件内嵌到PCB板中，以达到电路板体积小、重量轻的目的。比如移动电子产品、数码产品的设计中就会用到这种器件内嵌技术。CadenceRelease16.5提供了强大的器件内嵌解决方法（EmbeddedComponents），用户可以更方便的应用AllegroPCBEditor完成一些高密度、微

为了方便PCB板的安装，所有元件、安装孔都要有对应的丝印标号。本文主要介绍Allegro中丝印的生成方法。关键字：Cadence教程、Allegro教程、AllegroPCB、PCB设计、丝印、Silkscreen

电路板加工完成后需要进行测试，即检测所有元件引脚间的连接，确保没有短路和断路的情况出现。本文主要介绍Allegro中测试点的添加和测试夹具的输出方法。关键字：Cadence教程、Allegro教程、AllegroPCB、PCB设计、测试点、testpoint

电路设计没有问题，就可以进行PCB的后续输出工作，即输出供制板厂家制板用的钻孔文件和光绘文件了。本文主要对AllegroPCB的输出流程做简要介绍，主要包括钻孔文件和光绘文件的设置和输出。关键字：Cadence教程、AllegroPCB教程、AllegroPCB、PCB设计、钻孔文件、钻孔图、光绘文件、silkscreen、artwork

Allegro可以实现原理图和PCB的实时交互，用户可以实时地对应原理图和PCB的相应元件，有助于PCB的布局布线工作。在PCB设计过程中，如果对PCB做了修改，还可以通过Backannotation使原理图设计和PCB设计保持同步，这一过程又称为反标。可以执行反标的对象包括：更改了的属性（propertychanges）；更改了的封装标识（ref-deschanges）；交换

所谓覆铜，就是将PCB上闲置的空间作为基准面，然后用固体铜填充。覆铜的意义在于减小地线阻抗，提高抗干扰能力，降低压降，提高电源效率。本文对Allegro中的覆铜设计做一个系统介绍，主要内容包括：覆铜的基本概念；覆铜参数的设置；创建铜皮；分割铜皮。关键字：Cadence教程、Allegro教程、AllegroPCB、PCB设计、覆铜、铺铜

Allegro为用户提供了多种辅助命令操作，在PCB设计过程中用户可以更加方便、灵活实现某些辅助功能，本文主要介绍以下几种辅助命令：ShowelementZ-CopyEdit-ChangeHighlight/DehighlightShadowmodeParasitic3DViewReports关键字：Cadence教程、Allegro教程、AllegroPCB、Showelement、Z-Copy、Edit-Change、Highlight/Dehighlight

PCB是一种叠层结构，主要有铜箔和绝缘材料叠压而成。本文主要介绍Allegro中如何设置PCB叠层。关键字：Cadence教程、Allegro教程、AllegroPCB、PCB设计、叠层设置、板层设置

为了保证SMD器件的贴装质量，一般遵循在SMD焊盘上不打孔的原则，因此通常采用扇出（Fanout）布线方式，即从SMD器件的焊盘向外延伸一小段布线，再放置过孔，起到在焊盘上打孔的作用。对于引脚较多的表贴元件，如BGA器件，通常采用扇出（Fanout）布线方式。群组布线指一次对多条线进行布线的方法，通常用于总线布线中。关键字：Cadence教程

随着电子产品向高密度，高精度设计方向发展，PCB的设计难度也越来越大，对PCB的生产工艺提出了更高的要求。提高电路板密度最有效的方法是减少通孔的数量，因此对于一些高密度、微型化的PCB设计，常采用盲/埋孔的设计工艺。PCB设计中的埋孔（BuriedVia）是指位于印刷线路板内层的连接孔，它不会延伸到线路板的表面；盲孔（BlindVia）是指