
汪晓煜进一步介绍,利用 LLM 技术将生成式 AI 扩展到设计流程中,可以有效提升验证和调试效率,加速从 IP 到子系统再到 SoC level 的代码迭代收敛。
Cadence 作为全球 EDA 行业的领导企业,在业内第一个推出了全面的“芯片到系统”AI 驱动的 EDA 工具平台 Cadence JedAI Platform,包括 Verisium 验证、Cerebrus 物理实现、Optimality 系统优化,Allegro X AI 系统设计及 Virtuoso Studio 模拟开发设计等五大平台和分别对应的 AI 加持的 EDA 工具。通过 JedAI 这个统一的数据平台,可以有效地进行数据的存储、分类、压缩和管理,推动 EDA 工具和设计流程的自我学习优化,从而实现生产力的极大提升以及功耗、性能和面积(PPA)的进一步优化。
值得一提的是,在 11 月 11 日的 ICCAD 技术论坛上,Cadence 技术总监郑如雷还带来了搭载最新生成式 AI 技术的 Cadence Virtuoso Studio 的演讲。随着云计算、人工智能、自动驾驶、5G 通信、工业物联网的发展,带动了高端芯片需求不断走高,芯片设计的复杂度和成本也在急速提升。据统计,5nm 设计成本约为 4 亿美元,3nm 则为 5 亿美元,2nm 更是高达 6.35 亿美元,为支持 Cadence 智能系统设计战略,满足工艺迁移需求,减少流片成本和加快上市,Cadence 推出了全新的 Virtuoso Studio 工具。

据 Cadence 技术总监郑如雷在题为《Cadence Virtuoso Studio and Cadence Spectre Platform——重固定制 IC 设计》的演讲中介绍,Virtuoso Studio 支持在既定的工艺技术上重复使用现有的 layout,通过自定义布局和自动化布线,在新的工艺技术上快速重建迁移后的 layout。此外,还可以自动将源原理图的实例、参数、引脚和连线从一种工艺技术映射到另一种工艺技术。使用 Virtuoso ADE 仿真环境和基于 AI 的电路优化技术,可对映射的原理图进行优化和验证,确保更新后的原理图能够满足所有必要的设计规范。
