更快，更强，更智能：Cadence 新型电源网络设计方法介绍

我们知道，一块芯片的性能通常通过频率、功耗、面积（即 PPA）三个方面去评估。在芯片设计过程中，工程师经常会对频率，面积进行调整，但是很少会对芯片供电网络（即 PG）进行比较大的调整，甚至在一些情况下明知道目前的 PG 可能不是最优的，工程师也没有动力去调整，为什么呢？

传统流程：

在 floorplan 阶段，通过一条条执行以 addStripe 为核心的命令的方式，完成 PG 创建。

PSDL流程：

在 floorplan 阶段，读入完整的 PSDL 文件，然后调用 Innovus 内部的 flash PG 引擎，一次性生成 PG 网络。其中 flash PG 引擎工作时又分为两种模式，快速模式（fast mode）和完整模式（complete mode）。其中快速模式用于快速产生 PG，帮助工程师检查 PG pattern 是否符合设计要求并进行功耗分析；完整模式是在快速模式的基础上，工具尝试检查并处理 PG 产生的 DRC，希望可以在修理 DRC 的基础上保证 PG 连接性。工程师可以根据不同的需求场景，选择使用不同的模式，充分发挥 PSDL 的优势。

下面是不同客户的实际案例测试结果，发现新的 Flash  PG 引擎在运行速度方面普遍可以提升 10 倍左右。同时我们也发现，当芯片的 PG 结构越复杂，并且造成传统 PG 脚本越臃肿时（如 case 4），PSDL 展现出的优势也更加明显。

一个完整的 PSDL 文件主要包括 VARIABLE、PATTERN、AREA、REGION。其中，PATTERN 和 REGION 是必须的部分，其他部分可以根据实际情况进行增减。

❖PATTERN：

用于描述 PG 中每一层金属走线的具体结构样式；包括名称，类型，走线方向，线宽，间距，长度等基础信息。

❖REGION：

用于描述在一个具体的区域，产生某种类型的 PG 网络结构，主要包括所选区域，金属层信息等。其中区域选择可以是芯片中的任何区域，比如一个 block，instance，或者是一个 cell。这种通过单个指令便可实现在特定区域产生 PG 的方式，大大减轻了传统方式中用脚本命令进行面积计算的工作量，进一步提升工作效率，减少工具运算时间。

❖METAL：

用于描述具体的一层中，所走金属线的类型及位置。如下图，表示在选定区域中，M3 上面vdd 使用前面定义的 pattern_Z（STAPLE类型）和 pattern_A（STRIPE）。其中初始偏移量、间距、数量可以由 OFFSET、STEPDISTANCE、SIZE 等进行定义。

❖FOLLOW 和 ALIGNMENT：

作为 PSDL 中的另一大亮点，工程师可以通过 FOLLOW 和 ALIGNMENT 描述不同金属线的相对位置关系，实现更加智能化的 PG 设计。通过这种方式，不但可以减少不必要的手动计算工作，也可以保证不同层之间的连接性，同时在需要调整时也非常容易。