双方客户已使用经过认证的 Cadence 数字流程和定制化/模拟工具套件，完成TSMC先进工艺上的测试芯片成功流片。
楷登电子（美国 Cadence 公司，NASDAQ：CDNS）今日宣布，公司将扩大与TSMC的合作，在TSMC N3和 N4工艺制程上提供集成的Cadence® 数字流程和定制化/模拟工具套件，加速移动、人工智能和超大规模计算应用设计。Cadence和TSMC的共同客户已经使用数字和定制化/模拟工具成功完成测试芯片的流片。作为合作的一部分， Cadence的数字和定制化/模拟工具已经针对TSMC N3 和 N4 工艺制程技术经过了优化和工艺认证，支持最新的设计规则手册(DRM) 认证和 SPICE 关联。相应的 N3 和N4 工艺制程设计套件 (PDK) 现可提供。
该数字和定制工具套件支持 Cadence的智能系统设计 (Intelligent System Design™) 战略，旨在助力客户实现系统级芯片的卓越设计。如需了解有关 Cadence 数字和定制先进工艺节点解决方案的更多信息，请访问 www.cadence.com/go/advndn34.com。
N3和 N4工艺的数字流程认证
Cadence数字流程工具针对TSMC N3工艺制程进行精细优化，现已通过认证，为客户提供优秀的功耗、性能和成本(PPA) 并缩短产品上市时间。完整的RTL-GDS 流程包括 Innovus™ Implementation System设计实现系统、Liberate™ Characterization Solution参数特征化解决方案、Quantus™ Extraction Solution提取解决方案、Tempus™ Timing Signoff Solution 时序签核解决方案和 ECO Option、和用于电迁移和IR压降分析的Voltus™ IC Power Integrity Solution电源完整性解决方案。此外，Genus Synthesis Solution 综合解决方案及其可预测性 iSpatial 技术也支持该工艺制程。
Cadence工具套件可支持客户成功设计移动、人工智能和超大规模计算应用，提供多个强大特性，包括：从综合到签核ECO的高级规则支持，全流程支持的混合高度单元行；包含多种高度、电压阈值 (VT) 和驱动强度单元的大型库；超低电压单元特征话和时序分析精度。
N3 和 N4 工艺的定制化/模拟工具套件认证
TSMC和Cadence一直在持续合作，在 Cadence 的 Virtuoso® 和 Spectre® 环境中优化定制化IC设计方法学，及满足复杂的仿真要求，以提高设计工程师的整体效率。在这项合作中，Cadence还提供了一个增强型定制化IC设计参考流程 (CDRF)，Virtuoso Design Platform 设计平台和 Spectre SimulationPlatform 仿真平台已经获得了TSMC N3 和 N4 工艺认证。此外，Virtuoso 平台与 Innovus Implementation System 设计实现系统紧密集成，为使用TSMC先进工艺进行混合信号设计的客户，提供了一体化的统一设计环境。
针对TSMC N3和N4工艺的定制化IC设计流程，其增强功能包括增强的N3原理图设计迁移流程以及面向N3和N4工艺的高级着色支持。
“通过我们与 Cadence 的深入合作，我们提供了客户所需的认证流程和 PDK，帮助他们快速采用先进的TSMC的N3 和 N4 工艺制程。”TSMC设计基础架构管理部副总裁 Suk Lee 说道。“我们已经看到我们的客户在最新的先进工艺上成功完成了测试芯片设计和流片，并期待与Cadence继续保持合作关系，以实现用于移动、汽车、人工智能和超大规模应用的下一代设计。“
“得益于我们与TSMC的最新合作，我们的共同客户能够在TSMC N3 和 N4 工艺制程上，充分利用Cadence数字流程和定制化工具流程的优势。”Cadence公司资深副总裁兼数字和签核事业部总经理 Chin-Chi Teng 博士表示。“我们的客户已经取得了积极的成果，我们也期待着实现更多令人叹为观止的创新——这一切都源于我们对系统级芯片卓越设计的执着追求。”
