Cadence PCB 信号完整性（SI）与电源完整性（PI）分析技术提供了可调整的、节约成本并且支持前仿真和后仿真的系统互联设计和分析环境。他们提供了在电路板、多层板和系统级的高级分析。Cadence PCB SI 和PI 产品与Cadence PCB 编辑器、Cadence Allegro PCB 布线器、Allegro Design Entry HDL 和Allegro System Architect 紧密结合，能够实现端到端、约束驱动的高速PCB 系统设计。Cadence PCB SI 让设计师能够在整个设计过程中解决高速问题，从而能够解决设计密度、复杂度和高速边缘变化率的不断提高而带来的问题。这种方法让设计团队不用在设计过程的后期进行耗时的仿真̶修复̶仿真的迭代。它还让设计师通过以制造容限来建立拓扑和模型进行分析从而使得产品的电汽性能最优化以及成本最小化。Cadence PCB SI 让用户能够在布线选择（规则）中，对电汽性能和可靠性的影响进行利弊权衡。一旦确定，会以这些最优约束来驱动PCB 的物理布局和布线。综合的设计和分析环境让设计师不用转化设计数据库进行仿真。设计师还可以通过考虑封装设计对芯片间传输信号整体表现的影响，从而解决时序容限不断缩小的问题。该综合流程让设计师能够轻松执行对复杂高速PCB 系统的布局前和布局后的模型提取与仿真验证。
优点：
• 减少设计高速互联所需的时间，并提高一次性成功的可能性。
• 缩短建立最优约束所需的时间，实现约束驱动的PCB 设计流程。
• 通过参数扫描分析提高产品性能。
• 通过使用Allegro PCB PI Option XL 设计PCB 电源网络降低最终产品的单位成本。
• 通过高级仿真技术消除了Multi-Gigabit 高速串行传输设计用物理原型进行多次验证的过程。
• 使用S参数和单个或耦合过孔模型实现快速的MGH 信号分析，从而缩短设计周期。
• 提高产品质量、成本和性能。
• 通过与其他Allegro 设计平台完美融合的虚拟原型环境来节约设计时间。
• 通过使用Cadence 设计锦囊（Design-in IP）协助分析并减少设计时间。
Allegro PCB SI_datasheet.rar