SiP Layout
系统级封装（SiP）的实现为系统架构师和设计师带来了新的障碍。传统的EDA解决方案未能将高效的SiP发展所需的设计流程自动化。通过启动和集成设计理念的探索，捕捉，构建，优化，以及验证复杂的多芯片和PCB组件的分立基板，Cadence的SiP设计技术简化了多个高引脚数的芯片与单一基板间的集成。
Cadence SiP技术
高性能消费类电子产品制造商正转向到SiP设计，因为它提供了一些显著优势，如增加功能密度，整合不同的芯片技术，低功耗，改善信号质量/完整性，并且易于集成到PCB系统中。然而，SiP设计还需要广泛的各种领域的专家设计人才，这些领域要在历史上具有有限的主流应用。
通过互连驱动的方法，将多个高引脚数的芯片与一个单一基板的集成简化（图1）,Cadence SiP协同设计技术允许企业采用曾经专业的SiP工程设计能力为主流产品进行开发。Cadence SiP解决方案无缝集成Cadence Innovus技术精细化芯片/封装的互连与Cadence Virtuoso技术无缝集成进行原理图驱动的模拟/混合信号模块设计。
图1：复杂的多芯片SiP设计，包括引线键合及倒装焊芯片，在这个强大的约束规则驱动的环境中可以很方便并快速的创建出来。
互连驱动的SiP
Cadence互连驱动的SiP流程被调整为可以将多个大尺寸高引脚数的芯片整合到一个单一的基板上。这个流程的目标是针对系统级封装级别互连的定义及管理所面对的主要挑战—系统级封装平面布局的物理概念原形化。包括多芯片堆叠，转接板，基板腔体，及芯片凸点矩阵的精细化一优化及最小化基板互连布线及信号完整性的挑战。SiP流程是围绕一个独特的系统互连管理器建立的，这个系统互连管理器也是SiP Digital Architect这个产品的一部分。
- Cadence SiP Layout:详细的约束规则驱动的基板物理实现及加工制造的准备。包括die abstract的精细化，以实现芯片的凸点矩阵与BGA球图的协同优化。对芯片凸点矩阵的改变可以通过一个分立的ECO流程与Innovus及Virtuoso进行交互
- Cadence SiP Digital Architect：前端逻辑互连的设计定义，跨多基板以构成系统级封装
- Cadence Virtuoso SiP Architect：提供一个模拟/混合信号原理图及电路仿真驱动的SiP模块设计流程
- Cadence Allegro Sigrity Package Assessment and Extraction Option:详细的互连抽取，三维封装建模，及电源感知的信号完整性分析
SiP Layout
Cadence SiP Layout为系统级封装设计提供了一个约束规则驱动的布线环境。包括基板的布局布线，芯片、基板、与系统级的最终互连的优化，生产制造数据的准备，完整的设计验证及流片。环境集成了芯片/封装的I/O Padring/凸点矩阵精细化及三维芯片堆叠创建与编辑功能。此外，完整的在线设计规则检查(DRC)支持复杂的和独特的层压,陶瓷及沉积基板技术的所有组合要求。多层倒装焊芯片与径向的任意角度布线实现了快速的规则驱动的互连的创建。
芯片padring/凸点矩阵精细化
SiP Layout允许封装设计师通过Die Abstract，基于芯片封装的BGA球图及相关联的扇出与布线，来精细化/优化芯片的凸点矩阵。Die Abstract是一个开放的的ASCII XML格式的文件，包含芯片的I/O padring，RDL,及凸点矩阵。Die Abstract可以被芯片设计工具创建（Innovus和Virtuoso解决方案）或者从Cadence Orbit 10™ interconnect Designer创建（图2） 。在封装设计过程中对Die Abstract作的精细化可以被作为更新的Die Abstract传回给IC设计者，并可以被Innovus与Virtuoso直接读取。
OrCAD Signal Explorer
Cadence Allegro Design Authoring
Allegro Pspice Simulator
在较大的电路设计系统上，PCB设计团队需要快速、可靠的仿真软件来实现对设计的收敛。Cadence Allegro PSpice®System Designer提供PCB设计人员的仿真技术是把电路仿真环境与PCB布局布线设计环境完全集成在一起，构成一个完整的统一集成环境。设计师通过集成模拟和事件驱动数字仿真，可以在不牺牲精度的情况下提高仿真速度。同时，使用PSpice高级分析功能，设计师可以最大限度的提高电路的性能、提高成品率和可靠性。
OrCAD PCB Designer
OrCAD PCB Designer提供了PCB从概念到生产所有环节所需要的设计解决方案，它具有灵活可扩展特点且经过产品设计验证，市场覆盖了从智能控制、工业机器人、汽车和航空航天等，OrCAD PCB Designer Standard和OrCAD PCB Designer Professional产品均可帮助客户在当今的电子市场保持一定的竞争力。OrCAD PCB 设计解决方案可以缩短设计周期，挑战新兴的软硬结合基板设计，可大大加快产品上市时间，实现设计目标。
Allegro PCB Design Solution
Cadence OrCAD FPGA System Planner
OrCAD PSpice Designer
OrCAD PSpice Designer是一款高性能的、经过工业级设计验证的数模混合电路仿真和波形查看仿真工具，作为全球最流行的、通用的、元器件和IC模型可扩展的混合电路仿真器，OrCAD PSpice软件仿真技术适用于许多行业领域的产品设计中，如航空航天、医疗、电力电子和汽车等行业，也广泛应用于一些研究机构作为设计参考实现来使用。它能够模拟你的设计从简单的电路，复杂的电路，功率电源系统到射频系统和定制的IC设计。内置数学函数，ABM行为建模，电路优化，机电系统联合仿真，其电路模拟仿真环境已经远远超过一般意义的电路仿真软件。
Cadence SiP Layout
OrCAD Sigrity ERC
Sigrity™ ERC(电气规则检查)拥有电气规则检查的功能,这能让电路板设计者在没有仿真模型或者足够的信号完整性专业能力的情况下, 简单而快捷地分析信号质量的问题和原因。
由于使用了工业和市场领先的Cadence Sigrity技术, Sigrity ERC超越了简单的基于几何的设计规则检查, 分析到那些通常只能被专业SI/PI工具发现的信号质量问题。
OrCAD PCB Productivity Toolbox
OrCAD PCB Productivity Toolbox提供了一套实用工具，旨在通过启用或简化当前常见或新兴的许多设计任务来提高PCB设计人员的工作效率,工具箱实用程序直接集成到OrCAD PCB编辑器环境中，也遵守其一贯的执行风格，对设计人员的工具使用习惯几乎没有影响。
Cadence OrCAD Capture原理图输入
OrCAD Capture CIS
Orcad Capture CIS/ Allegro Design Entry CIS 16.6新增功能列表，如下，具体内容及相关操作见技术白皮书。
1. 在Capture下运行SigXplorer进行信号完整性分析
2. 从菜单中放置PSpice元件
3. 配置菜单和工具栏
4. 设计和库文件保存功能的扩展
5. 查找功能的扩展
6. NetGroup使用模型的升级
7. 查询并替换Off-Page Connector（端口连接符)
8. Cache更新扩展
9. 为元器件设置 User Assigned Flag.
10. 实现同一个设计中不同层次电路图的自动顺序编号
11. 数据库压缩与处理能力的增强
12. 打开由低版本软件生成的设计文件
13. 关闭所有标签页
14. DRC功能扩展
15. Project SaveAs功能的扩展
16. 学习资料
II. Capture 16.6中已经解决的重要问题
1、CCR 1065649: 兼容16.5和16.3版本问题
2、CCR 730224:对库文件进行了更新但没有更新信息
3、CCR 724738:Update/Replace Cache对用户定义的引脚形状无效
OrCAD PCB Designer-U-Creative.pdf