全国销售免费咨询热线:400-800-1070

Sigrity SPEEDEM

SPEEDEM-整板系统级全波瞬态分析工具

                                                                                                    

SPEEDEM是用于分析和设计高速PCB的通用时域工具。软件采用FDTD仿真技术进行多层电源地间的三维电磁场仿真。SPEEDEM真实地再现实际系统中的电源地网络,考虑封装和印刷电路板中的各种电磁效应,包括电源地之间的波动(同步开关噪声),过孔和走线之间的耦合,以及电路和封装间的交互作用。SPEEDEM不仅可以显示电压和电流随时间的变化,而且可以显示电压和电流在空间的变化,以此直观地告诉设计者,噪声是怎样产生的,如何传递的,以及噪声是否在容限范围之内,对于一般高速电路的总线和地址线仿真,频率在5Gbps以下基本上可以满足要求,仿真精准度也不错,但当速率继续提升至5Gbps以上乃至超过10Gbps,就需要采用三维模型提取,考虑接插件的封装,过孔,绑定线等效应,在System SI中进行高速通道系统的联合仿真。

SPEEDEM完整支持最新的IBIS/EBD/Spice/TouchStone等模型,仿真时为用户考虑各种实际的非理想因素,如平面破碎,高密度过孔等,并将信号完整性与电源完整性同时考虑,模拟出真实的SSO,得到基于实际工作状况下所有信号线的时域波形,电源/地平面实时的纹波抖动和空间分布,以及对应的近场和远场的EMI辐射情况。

SPEEDEM主要特点:

  • 最大特色之一是,将电源网络和地网络当作非理想的情况来处理,考虑的是非理想的信号返回路径;
  • 最大特色之二是,支持最新的 IBIS5.0模型以及最新的Touchstone2.0模型;
  • 唯一不经过任何中间过程,可以直接做全系统级分析的时域仿真工具;
  • 专业的时域仿真工具,专注于IC封装级和PCB板级的SI、PI 和 EMI/EMC仿真;
  • 适用于布线前和布线后的SI/PI仿真,包含单板或多板;
  • 适用于多路并行通道的SSN/SSO仿真,可进行全芯片的自动IBIS映射;
  • 适用于高速串行通道的电源/地噪声分析,以及高速信号的眼图和抖动等;
  • 适用于含晶体管(Transistor Level)模型的时域仿真;
  • 适用于封装级和板级的 EMC/EMI近场和远场仿真;
  • 适用于观测系统中任意电路、任意位置处的电压或电流波形;
  • 适用于仿真有噪声干扰下关键器件或关键位置的电压电流响应;
  • 适用于评估去耦电容的效应对系统电源或信号质量的影响;

SPEEDEM-整板系统级全波瞬态分析工具

SPEEDEM是用于分析和设计高速电子系统的通用时域工具软件包。软件使用特别高效的专利仿真技术进行多层电源地间的三维电磁场仿真。

SPEEDEM真实地再现实际系统中的电源地网络,考虑封装和印刷电路板中的各种电磁效应,包括电源地之间的波动(同步开关噪声),过孔和走线之间的耦合,以及电路和封装间的交互作用。SPEEDEM不仅可以显示电压和电流随时间的变化,而且可以显示电压和电流在空间的变化,以此直观地告诉设计者,噪声是怎样产生的,如何传递的,以及噪声是否在容限范围之内。


SPEEDEM的主要功能:

  • 分析各种PCB/封装的时域性能
  • 时域波形通过PCB/封装互连之后的畸变
  • 时域串扰
  • 时域反射
  • 时域震荡
  • 时域电源地噪声
  • 电源地噪声的三维分布
  • EMI辐射分析

SPEEDEM主要优点:

  • 集成多种针对性仿真流程,结合流程化操作界面,用户只需根据界面提示就可轻松完成仿真任务
  • 完全基于当前产品设计结构、器件模型进行求解
  • 基于非理想电源地的算法,准确模拟SSN等现象
  • 支持任意激励波形、任意测试点位置、TDR/TDT等方式模拟产品工作及测试仪器
  • 通过加载IBIS、SPICE等模型结合当前产品的物理设计,模拟当前产品的实际工作状态和辐射强度
  • 内部集成EMC测试标准,方便对远场、近场辐射进行判断,进而找到当前设计的强辐射频率及区域
  • 电源网络和地网络当作非理想的情况来处理,考虑的是非理想的信号返回路径,准确模拟SSN等复杂SI/PI问题;
  • 业界唯一一款时频域结合求解EMI工具,将IBIS、SPICE等模型产生波形来模拟产品实际工作状态下的EMI;
  • 物理封装/PCB的自动merge功能,结合Die模型直接做全系统级分析的时域仿真工具;
  • TDR/TDT流程模拟仪器测试条件,便于分析信号、阻抗质量;
  • 信号线的阻抗分布检查、等长检查、耦合检查;
  • 流程化的操作界面和简洁的菜单,易学易用。

OrCAD Signal Explorer

Cadence OrCAD Signal Explorer能帮助电子设计工程师们解决在电路板设计过程当中遇到的信号完整性问题,这些问题在原理图设计阶段到PCB元器件的布局和布线过程中一直存在。它可以进行布线前和布线 后的网络拓扑结构提取、信号仿真分析和验证,允许用户制定设计规则来驱动网络的互连方式来提高PCB设计的稳定性。

Cadence Allegro Design Authoring

系统厂商一直以来都在寻求以尽可能低的成本创新产品, 这迫切需要一种方法来创造性的产品设计---要求更短、更可预测的设计周期。随着新的标准接口、体系架构和实现方法等设计要求的不断加强,硬件设计师需要一个完整的设计输入解决方案来平衡不断发展的技术和方法的需要。Cadence Allegro Design Authoring是一种可扩展的、易用的设计解决方案,使用图表和电子表格界面来加快设计意图的实现过程(集成可驱动性的高速设计约束)。

Allegro Pspice Simulator

在较大的电路设计系统上,PCB设计团队需要快速、可靠的仿真软件来实现对设计的收敛Cadence Allegro PSpice®System Designer提供PCB设计人员的仿真技术是把电路仿真环境与PCB布局布线设计环境完全集成在一起,构成一个完整的统一集成环境设计师通过集成模拟和事件驱动数字仿真,可以在不牺牲精度的情况下提高仿真速度。同时,使用PSpice高级分析功能,设计师可以最大限度的提高电路的性能、提高成品率和可靠性

OrCAD PCB Designer

OrCAD PCB Designer提供了PCB从概念到生产所有环节所需要的设计解决方案,它具有灵活可扩展特点且经过产品设计验证,市场覆盖了从智能控制、工业机器人、汽车和航空航天等,OrCAD PCB Designer Standard和OrCAD PCB Designer Professional产品均可帮助客户在当今的电子市场保持一定的竞争力。OrCAD PCB 设计解决方案可以缩短设计周期,挑战新兴的软硬结合基板设计,可大大加快产品上市时间,实现设计目标。

Allegro PCB Design Solution

        随着半导体工业的发展,产生了越来越多的新型半导体器件,这也对设计带来了更大的技术挑战,比如器件引脚越来越多,而引脚间距越来越小,如BGA器件。此外,新型器件所应用的标准接口,如DDR3,DDR4,PCI Express Gen3,USB3.0等,需要采用新的方法进行电路设计。为了解决这些问题,PCB设计人员需要找到更好的解决方案来应对新技术带来的各种挑战。

Cadence OrCAD FPGA System Planner

      当工程师在PCB板上设计大规模引脚FPGA时,他们将遇到一些挑战:包括创建最初引脚分配、FPGA与原理图相结合、以及确保FPGA的合理布线。Cadence OrCAD FPGA System Planner正是为了应对如此的挑战,该模块为FPGA和PCB的协同设计提供了一个完整 的、并具有可扩展性的解决方案,它能使以创建最优“器件-规则-准确”为目标的引脚分配过程自动进行。使用自动引脚分配综合技术来 代替以前容易出错的手动操作过程,就可通过这个独特的布局解决方 案减少在PCB板设计过程当中出现的反复迭代次数,同时缩短了创建最优引脚分配所需要的时间。 

OrCAD PSpice Designer

OrCAD PSpice Designer是一款高性能的、经过工业级设计验证的数模混合电路仿真和波形查看仿真工具,作为全球最流行的、通用的、元器件和IC模型可扩展的混合电路仿真器,OrCAD PSpice软件仿真技术适用于许多行业领域的产品设计中,如航空航天、医疗、电力电子和汽车等行业,也广泛应用于一些研究机构作为设计参考实现来使用。它能够模拟你的设计从简单的电路,复杂的电路,功率电源系统到射频系统和定制的IC设计。内置数学函数,ABM行为建模,电路优化,机电系统联合仿真,其电路模拟仿真环境已经远远超过一般意义的电路仿真软件。

Cadence SiP Layout

      系统级封装(SiP)的实现为系统架构师和设计师带来了新的障碍。传统的EDA解决方案未能将高效的SiP发展所需的设计流程自动化。通过启动和集成设计理念的探索,捕捉,构建,优化,以及验证复杂的多芯片和PCB组件的分立基板,Cadence的SiP设计技术简化了多个高引脚数的芯片与单一基板间的集成。

OrCAD Sigrity ERC

Sigrity™ ERC(电气规则检查)拥有电气规则检查的功能,这能让电路板设计者在没有仿真模型或者足够的信号完整性专业能力的情况下, 简单而快捷地分析信号质量的问题和原因。
由于使用了工业和市场领先的Cadence Sigrity技术, Sigrity ERC超越了简单的基于几何的设计规则检查, 分析到那些通常只能被专业SI/PI工具发现的信号质量问题。


OrCAD PCB Productivity Toolbox

OrCAD PCB Productivity Toolbox提供了一套实用工具,旨在通过启用或简化当前常见或新兴的许多设计任务来提高PCB设计人员的工作效率,工具箱实用程序直接集成到OrCAD PCB编辑器环境中,也遵守其一贯的执行风格,对设计人员的工具使用习惯几乎没有影响。


Cadence OrCAD Capture原理图输入

Cadence OrCAD Capture是一款具有简单易用、功能特点丰富的电路原理图输入工具。由于它简单直观的使用模式和易用性使其成为全球最受欢迎的设计输入工具。同时具有元件信息管理系统(CIS)可以在线访问或从中心元件数据库中调用元器件符号,可以极大的提高电路图的绘制效率。

OrCAD Capture CIS

Orcad Capture CIS/ Allegro Design Entry CIS 16.6新增功能列表,如下,具体内容及相关操作见技术白皮书。

1.   在Capture下运行SigXplorer进行信号完整性分析

2.      从菜单中放置PSpice元件

3.      配置菜单和工具栏

4.      设计和库文件保存功能的扩展

5.      查找功能的扩展

6.      NetGroup使用模型的升级

7.      查询并替换Off-Page Connector(端口连接符)

8.      Cache更新扩展

9.      为元器件设置 User Assigned Flag.

10.        实现同一个设计中不同层次电路图的自动顺序编号

11.        数据库压缩与处理能力的增强

12.        打开由低版本软件生成的设计文件

13.        关闭所有标签页

14.        DRC功能扩展

15.        Project SaveAs功能的扩展

16.        学习资料

II. Capture 16.6中已经解决的重要问题

1、CCR 1065649: 兼容16.5和16.3版本问题

2、CCR 730224:对库文件进行了更新但没有更新信息

3、CCR 724738:Update/Replace Cache对用户定义的引脚形状无效

序号 文件名称 文件大小 上传时间
1    2020-04-01
2   OrCAD PCB Designer-U-Creative.pdf 1.04MB 2020-03-20
3   Cadence OrCAD FPGA System Planner.pdf 6.83MB 2020-03-25
4   Allegro_PCB_Design.pdf 2.67MB 2020-03-20
5   OrCAD PCB Designer-U-Creative.pdf 1.04MB 2020-03-20
6   Allegro Pspice Simulator.pdf 8.94MB 2020-03-20
7   Cadence Allegro Design Authoring.pdf 7.37MB 2020-03-19
8   OrCAD Signal Explorer.pdf 4.89MB 2020-03-18
9   orcad-productivity-toolbox-U-Creative.pdf 5.31MB 2020-03-14
10   OrCAD Sigrity ERC 404 KB 2011-09-07
11   Cadence PCB Designer_datasheet.pdf 904 KB 2010-11-18
12   Cadence OrCAD Capture原理图输入.pdf 849 KB 2010-11-18