全国销售免费咨询热线:400-800-1070

产品中心

PCB DFR分析

Sherlock的可靠性模拟分析功能

  • 导电通孔 (PTH :Plated through hole ) 寿命/失效概率
  • 导电阳极丝 (CAF :conductive anodic filament )导致的失效
  • 热循环导致的焊点寿命/失效概率
  • 振动导致的焊点寿命/失效概率
  • 机械冲击导致的元器件连接寿命/失效概率
  • PCB中元器件失效率(基于温度对元器件失效率的影响模型)
  • PCB板的寿命/失效概率
  • DFMEA:Design Failure Mode and Effects Analysis

IBM EMSAT SI/PI Rules Check

EMSAT-SI是一个SI/PI规则检查程序,可以导入流行的版图文件,并且快速检查PCB设计中违反SI/PI规则的地方。用户可以为SI/PI指定多种多样的关键网络/器件,如I/O网络,电源/地网络,时钟网络,去耦电容。EMSATA-SI通过对SI/PI关键网络的挨个检查,摆脱了枯燥的人工检查,并大大减少了人工错误。待规则检查完成后,违反SI/PI的部分可参在Allgero,EMSAT-UV,HTML文档中图形化显示。

Power IC Spice Model

通过高速周期性(high-speed cycle-by-cycle)的仿真来展示真实的大信号性能,采用最新的精确建模技术进行电流模式控制仿真;进行CCM和DCM转换器仿真;分析控制系统的环路增益,输入滤波器的设计和分析;对所有主要器件进行功率损耗测量和电应力分析。总之,通过建模和仿真您可以对整个电源系统进行完整的模拟。

主要特点

分析大信号产生的影响,例如启动瞬态、功率级半导体承载应力和负载阶跃响应• 研究变压器、电源转换器、滤波器和控制电路在不同结构下的实现方法• 计算器件承受电应力,测试剩余功率损耗• 比较电路特性与线性或非线性磁力的差异• 分析电路时域、频域特性• 不限制电路规模来模拟和分析电源系统对于Cadence PSpice技术,功率器件模型库囊括了200多个时域仿真模型用于电力电子设计。设计者可以插入代表实际器件的模型并在特定运行环境下对其进行开关性能的仿真。

IBM EMSAT EMC Rules Check

EMSAT是一个由IBM开发的EMC规则检查程序,可以导入流行的版图文件,并且快速检查PCB设计中违反EMC规则的地方。用户可以为EMC指定多种多样的关键网络/器件,如I/O网络,电源/地网络,时钟网络,去耦电容。EMSATA通过对EMC关键网络的挨个检查,摆脱了枯燥的检查,并大大减少了人工错误。待规则检查完成后,违反EMC规则的部分可参在Allgero,EMSAT-UV,HTML文档中图形化显示。

易用高效的EMC规则检查程序

产品优势:

  • 无须仿真进行快速分析
  • 摆脱枯燥的检查,降低人工错误
  • 提供大多数重要的EMC规则
  • 通过用户控制及高级算法规则最大限度减少无用报告结果
  • 导入所有流行的版图文件
  • 与Allegro环境紧密集成
  • 直接在非Allegro版图文件中高亮报告结果

Sigrity Advanced SI

SystemSI的模块化设计允许用户方便的搭建任意拓扑,支持最新的IBIS/Spice/TouchStone/IBIS-AMI模型。SystemSI可以对高速串行通道进行眼图,误码率分析,对系统中的任意参数进行扫描,得到最优化配置,并且集成了PCI-E,SATA等工业标准,直接对仿真结果进行判别。SystemSI可以对整个DDR系统进行准确的SSO分析,集成JEDEC标准,自动为用户量测SI参数,并以此为基础,进行自动的时序分析。

用SystemSI评估端对端串行通道的性能可以快速的对设计方案进行取舍。对于多个串行通道的设计,可以通过高效的总线扫描功能自动化分析可行的方案。

SystemSI能够判断10Gbps以上的设计中串扰对抖动的影响。SystemSI可以支持奇模、偶模、最差和随机串扰分析。相邻的信号网络可以用同相、反相和随机的方式打开或关闭。在支持通道设计快速改进的同时,SystemSI还可以评估IC芯片信号处理和时钟数据恢复(CDR)的效果。

SystemSI主要用于处理高速数据通道,仿真时可以模拟出几百万bit的数据进行仿真,并能充分考虑从DC到10Gbps以上的串行通道数据传输设计,提供了很高精度的仿真,准确清晰的显示了误码率评估数据,在设计高速的串行通道时非常有用。

首页 2 3 4 5 6 7 8 尾页 共有8页47条记录