



Allegro 后处理方法之 Thieving 功能介绍

主要内容:

一、概述

二、执行 Thieving 命令


时间	拟制人	修订	版本	备注
2012/3/19	Ma.chong	Wang.peng	V16.5	



一、概述

Thieving 是指在 PCB 设计中添加覆铜点或取样点的操作技术，是为了保持 PCB 在电镀时板上各点镀铜厚度均匀，避免该区域铜箔过度电镀的情况发生。

添加的取样点以过孔形式表示，执行 Thieving 命令后，软件自动添加取样点，如图：




二、执行 Thieving 命令

选择 “Manufacture->Thieving”，命令窗口提示用户绘制 thieving 边界，如图：




在 Option 面板中设置 Thieving 的参数，如图：




通过 “Thieving style” 设置取样点形状，有圆形和矩形两种形式可供选择；通过 “Size X” 和 “Size Y” 设置取样点过孔的大小；“Clearance” 用于确定取样点过孔与 PCB 板中其他元素的距离；“Spacing X” 和 “Spacing Y” 用于确定取样点过孔之间的间距。

“Clip to Route Keepin” 将 thieving 过孔限定在 Route Keepin 以内。

“Staggered pattern”，用于控制 thieving 过孔的排列方式，如图：



勾选 “Staggered pattern”



不勾选 “Staggered pattern”

设置好后,沿着PCB的外框绘制thieving边界,绘制完成后点击“Done”。命令窗口提示开始执行thieving。
最终 Thieving 结果如图:

