文档中心

PCB是一种叠层结构，主要有铜箔和绝缘材料叠压而成。本文主要介绍Allegro中如何设置PCB叠层。

关键字：Cadence教程、Allegro教程、Allegro PCB、PCB设计、叠层设置、板层设置

为了保证SMD器件的贴装质量，一般遵循在SMD焊盘上不打孔的原则，因此通常采用扇出（Fanout）布线方式，即从SMD器件的焊盘向外延伸一小段布线，再放置过孔，起到在焊盘上打孔的作用。对于引脚较多的表贴元件，如BGA器件，通常采用扇出（Fanout）布线方式。群组布线指一次对多条线进行布线的方法，通常用于总线布线中。

关键字：Cadence教程、Allegro教程、Allegro PCB、PCB布线、群组布线、Fanout布线、扇出布线

随着电子产品向高密度，高精度设计方向发展，PCB的设计难度也越来越大，对PCB的生产工艺提出了更高的要求。提高电路板密度最有效的方法是减少通孔的数量，因此对于一些高密度、微型化的PCB设计，常采用盲/埋孔的设计工艺。

PCB设计中的埋孔（Buried Via）是指位于印刷线路板内层的连接孔，它不会延伸到线路板的表面；盲孔（Blind Via）是指位于印刷线路板的顶层和内层表面的连接孔，具有一定深度，用于表层线路和下面的内层线路的连接。如图：

关键字：Cadence教程、Allegro教程、Allegro PCB、布线、盲孔、埋孔、盲埋孔设计

对于一些复杂的电路板设计，特别是对高速数字电路来说，信号完整性问题是工程师越来越关注的问题，解决信号完整性问题的方法之一就是采用信号差分传输方式，在PCB设计中即采用差分对走线。随着高速电路传输速度的不断提高，信号差分传输方式必将得到越来越广泛的应用。本文就Allegro中的差分对设计做一个系统的介绍。

关键字：Cadence教程、Allegro教程、Allegro PCB、差分对、约束创建、差分布线、高速电路、高速设计、Differential Pair

Allegro PCB Designer具备完善的约束驱动管理系统，可以进行约束的创建、管理和验证。PCB设计中所要遵循的规则约束统一在约束管理器（Constraint Manager）中设定。本文主要对通用规则约束的设定进行介绍，包括物理规则、间距规则和其它一些设计规则。

关键字：Allegro PCB、Allegro教程、Cadence教程、设计规则、创建规则、规则设置、规则约束管理

关键字：Allegro PCB、Allegro教程、环境定制、文件管理、快捷键设置、脚本录制（Script）、Stroke、subdrawing、Skill加载、Skill命令

焊盘和封装是PCB设计的基本组成元素，Allegro提供了多种焊盘和封装形式供用户选择，在〈安装盘符:〉\Cadence\SPB_16.5\share\pcb\pcb_lib\symbols库中。除了直接调用这些焊盘和封装外，用户还可以自定义封装和焊盘，以适应不同PCB板的设计。本文主要介绍在Allegro PCB中，如何制作焊盘和封装库。

关键字：Allegro PCB、Allegro教程、焊盘制作、封装制作、焊盘创建、封装创建 

Backdrill是指删除电路板上多余通孔的生产工艺。对于多层电路板，PCB走线从其中两层进行（除了顶层到底层的走线），就会出现通孔中含有未被使用的部分（Extra Vias），Backdrill中称为Stub。如图1所示。尤其对于高速PCB设计，Stub对信号质量的影响就尤为明显。目前消除通孔对信号质量的影响有两种方法，一是布线过程中使用盲埋孔进行布线，二是采用Backdrill工艺，在加工电路板时钻掉那些多余的Stub。

关键字：Allegro PCB、Allegro教程、PCB设计、Backdrill、Backdrill工艺