全国销售免费咨询热线:400-800-1070

OrCAD EE Designer

Cadence OrCAD EE Designer将功能强大的Capture原理图设计和PSpice A/D仿真工具整合在一起,为用户提供了经济又实惠的套装产品。高级电路仿真套装产品Orcad EE Designer Plus

Cadence OrCAD EE Designer Plus具有功能强大的原理图输入、专业级的模拟仿真工具以满足用户的需求。

当今的设计环境,电子工程师们需要面临各种各样的设计挑战。随着原理图设计,电路仿真也成为了设计流程中重要的一部分,Cadence OrCAD EE Designer产品套装,为用户提供了完整的从前端到后端的解决方案,同时包含了OrCAD Capture and Cadence PSpice A/D模块。

关键技术:

OrCAD EE Designer Plus includes:

  • Cadence OrCAD Capture,用于高效快速且经济地输入、修改和验证复杂系统设计的全面解决方案;
  • Cadence PSpice® A/D,支持数字接口和仿真验证的全功能模拟仿真器帮助设计者解决实际问题带来的挑战;
  • Cadence PSpice Advanced Analysis,支持更高级的仿真分析能力,帮助设计者最大化的完善电路性能;

优势:

  • 提供快速、高效的原理图输入和编辑;
  • 通过设计复用来提升原理图编辑效率;
  • 可通过电子表格的方式来快速的进行编辑和修改;
  • 支持通用的输入、输出接口文件;
  • 更快的仿真速度、更高的可靠性、更好的满足大规模设计时带来的收敛性;
  • 采用“what if”方式来询问设计和硬件的匹配情况;
  • 提供了电路的直流工作点、交流特性、噪声和瞬态特性的分析能力;
  • 提供了多大18,000个模拟和数模混合信号模型;

功能特点:

Design Capture Technology

Cadence OrCAD Capture提供快速有效地输入、修改和验证复杂系统的全面解决方案,不管用户设计需要进行新的模拟设计、修改已有PCB的原理图、还是用HDL模块设计完成的数字模块框图,OrCAD Capture都支持设计者对设计进行输入、编辑个验证等功能。

SCHEMATIC EDITING(原理图编辑)可以让用户将所有库文件中的元件放置和连接在一起。

PROJECT MANAGEMENT(项目管理)用户可在整个设计流程中收集和组织项目所需的所有资源。

HIERARCHICAL DESIGN AND REUSE(分层设计和重复使用)让用户无需通过多次拷贝来重复使用某个子电路,而是通过分层块简单地多次引用该子电路即可。

LIBRARIES AND PART EDITING(库和器件编辑器)可以通过Capture用户界面直接访问Orcad的库编辑器。可以在库中创建和编辑器件,当然也可以在原理图页中创建和编辑器件,而不必中断工作流程。

EASY DATA ENTRY(数据输入方式)设计者通过电子表格编辑器可以轻松快速的进行诸如元器件、网络、管脚、图纸规格型号或子节点属性的编辑和修改。

Advanced Simulation Technology

Pspice A/D 是PSPICE系列中成熟的模拟混合信号仿真器。可以用于仿真任意规模的,包含各种模拟数字器件(从IBGT和 PWM到DAC和ADC) 的模拟混合电路(从高频系统到低功耗IC)的仿真工作,并且在同一个图形窗口,同一个参考时钟轴上显示数字模拟信号仿真结果。把强大的仿真器集成在Cadence 板级电路设计软件包中,极大的改善了用户将设计尽快投入市场的时间和运营成本。

DESIGN ENTRY AND EDITING(设计输入和编辑) Pspice A/D模块被无缝隙集成在Cadence板级设计的流程之中,用户可以使用该流程进行独立的、标准的仿真验证与PCB设计。更有多于18000个PSPICE仿真模型供设计者调用。

STIMULUS CREATION(创建激励源)用户可以创建任意属于自己的激励源,方式可以采用软件内建函数或使用鼠标分段划线(PWL)来建立。

CIRCUIT SIMULATION(电路仿真)用户可以很容易的创建和运行仿真,并通过探头去观测仿真结果,波形显示在工业界标准的图形窗口中。

MIXED ANALOG/DIGITAL SIMULATION(数模混合模拟)集成了模拟和带驱动程式的数模混合仿真,提高了仿真速度且不失仿真精度。通过波形显示窗口将数字和模拟信号波形同时显示在一个坐标轴中。

GRAPHICAL RESULTS AND DATA DISPLAY(仿真波形结果和数据显示)波形显示窗口允许用户选择电路节点波形或对输出变量进行数学函数运算功能分析。

MODELS(器件模型)软件内部提供了大量的内嵌元器件模型,大部分模型包含温度参数,为仿真提供了方便。

MODEL LIBRARY(模型库)用户可以选择多达18,000个模拟和混合信号元器件模型,分别由全球各大一线厂家提供。

BEHAVIORAL MODELING(行为级模型)行为级模块由数学公式和函数来描述,并允许设计者使用运放,非线性器件和滤波器等的数学模型来设置和定义模块。

MAGNETIC PARTS EDITOR(磁性元件编辑器)磁性元件编辑器帮助设计者克服人工设计变压器等磁性器件带来的麻烦。用户可以在编辑器中完成变压器和直流线圈电感,并生成相应的模型。

CHECKPOINT RESTART(仿真节点控制)仿真过程中,设计者可以将电路仿真中不同时间点的状态存储,并随时可以重新载入该状态继续完成后续的仿真。

PSpice Advanced Analysis-PSpice高级仿真功能

可以帮助您改善设计的性能,并提高电路的有效性及可靠性。这些特色包含灵敏度分析(Sensitivity)、电路优化分析(Optimizer)、蒙托卡诺-生产良率分析(Monte Carlo)、电应力分析(Smoke Analysis);并在Optimizer的引擎里,新建立多种的算法。在每次模拟的时候,使用PSpice 的Measurements 可以评估出电路的效能特性值。

灵敏度分析,通过灵敏度分析来找出哪些元件参数对目标电路性能最敏感。

优化分析,通过电路优化分析,快速对电路目标性能进行调节和优化,可以在目标性能和约束条件的情况下对选取元件的最佳值。

电应力分析,Smoke分析是分析电路在工作时组件所承受的压力,如功率损耗、晶体管结温的上升、二次击穿、电压/电流容许的极限等。

蒙托卡诺分析,Monte Carlo分析是对您的电路设计,当每个组件的参数误差在其范围内波动时,是否满足电路设计的特性。

多参数扫描分析,Parametrics扫描分析是在电路创建和仿真完成后,采用多参数扫描的方式,对各个组件中的参数范围的改变,参数选取可以是元件值或元件的模型参数等,再进行电路的特性仿真分析,并得出结果和波形文件。

系统安装要求:

  • 奔腾4(32位)处理器或更高速处理器配置
  • Windows XP Professional, Vista Enterprise操作系统
  • 最小内存512M(推荐1G或者更大内存空间)
  • 300MB缓存空间或更大
  • 光驱CD-ROM
  • 支持65,000色显示,设置显示分辨率最大为 1024x728(推荐1280 x 1024)

OrCAD Signal Explorer

Cadence OrCAD Signal Explorer能帮助电子设计工程师们解决在电路板设计过程当中遇到的信号完整性问题,这些问题在原理图设计阶段到PCB元器件的布局和布线过程中一直存在。它可以进行布线前和布线 后的网络拓扑结构提取、信号仿真分析和验证,允许用户制定设计规则来驱动网络的互连方式来提高PCB设计的稳定性。

Cadence Allegro Design Authoring

系统厂商一直以来都在寻求以尽可能低的成本创新产品, 这迫切需要一种方法来创造性的产品设计---要求更短、更可预测的设计周期。随着新的标准接口、体系架构和实现方法等设计要求的不断加强,硬件设计师需要一个完整的设计输入解决方案来平衡不断发展的技术和方法的需要。Cadence Allegro Design Authoring是一种可扩展的、易用的设计解决方案,使用图表和电子表格界面来加快设计意图的实现过程(集成可驱动性的高速设计约束)。

Allegro Pspice Simulator

在较大的电路设计系统上,PCB设计团队需要快速、可靠的仿真软件来实现对设计的收敛Cadence Allegro PSpice®System Designer提供PCB设计人员的仿真技术是把电路仿真环境与PCB布局布线设计环境完全集成在一起,构成一个完整的统一集成环境设计师通过集成模拟和事件驱动数字仿真,可以在不牺牲精度的情况下提高仿真速度。同时,使用PSpice高级分析功能,设计师可以最大限度的提高电路的性能、提高成品率和可靠性

OrCAD PCB Designer

OrCAD PCB Designer提供了PCB从概念到生产所有环节所需要的设计解决方案,它具有灵活可扩展特点且经过产品设计验证,市场覆盖了从智能控制、工业机器人、汽车和航空航天等,OrCAD PCB Designer Standard和OrCAD PCB Designer Professional产品均可帮助客户在当今的电子市场保持一定的竞争力。OrCAD PCB 设计解决方案可以缩短设计周期,挑战新兴的软硬结合基板设计,可大大加快产品上市时间,实现设计目标。

Allegro PCB Design Solution

        随着半导体工业的发展,产生了越来越多的新型半导体器件,这也对设计带来了更大的技术挑战,比如器件引脚越来越多,而引脚间距越来越小,如BGA器件。此外,新型器件所应用的标准接口,如DDR3,DDR4,PCI Express Gen3,USB3.0等,需要采用新的方法进行电路设计。为了解决这些问题,PCB设计人员需要找到更好的解决方案来应对新技术带来的各种挑战。

Cadence OrCAD FPGA System Planner

      当工程师在PCB板上设计大规模引脚FPGA时,他们将遇到一些挑战:包括创建最初引脚分配、FPGA与原理图相结合、以及确保FPGA的合理布线。Cadence OrCAD FPGA System Planner正是为了应对如此的挑战,该模块为FPGA和PCB的协同设计提供了一个完整 的、并具有可扩展性的解决方案,它能使以创建最优“器件-规则-准确”为目标的引脚分配过程自动进行。使用自动引脚分配综合技术来 代替以前容易出错的手动操作过程,就可通过这个独特的布局解决方 案减少在PCB板设计过程当中出现的反复迭代次数,同时缩短了创建最优引脚分配所需要的时间。 

OrCAD PSpice Designer

OrCAD PSpice Designer是一款高性能的、经过工业级设计验证的数模混合电路仿真和波形查看仿真工具,作为全球最流行的、通用的、元器件和IC模型可扩展的混合电路仿真器,OrCAD PSpice软件仿真技术适用于许多行业领域的产品设计中,如航空航天、医疗、电力电子和汽车等行业,也广泛应用于一些研究机构作为设计参考实现来使用。它能够模拟你的设计从简单的电路,复杂的电路,功率电源系统到射频系统和定制的IC设计。内置数学函数,ABM行为建模,电路优化,机电系统联合仿真,其电路模拟仿真环境已经远远超过一般意义的电路仿真软件。

Cadence SiP Layout

      系统级封装(SiP)的实现为系统架构师和设计师带来了新的障碍。传统的EDA解决方案未能将高效的SiP发展所需的设计流程自动化。通过启动和集成设计理念的探索,捕捉,构建,优化,以及验证复杂的多芯片和PCB组件的分立基板,Cadence的SiP设计技术简化了多个高引脚数的芯片与单一基板间的集成。

OrCAD Sigrity ERC

Sigrity™ ERC(电气规则检查)拥有电气规则检查的功能,这能让电路板设计者在没有仿真模型或者足够的信号完整性专业能力的情况下, 简单而快捷地分析信号质量的问题和原因。
由于使用了工业和市场领先的Cadence Sigrity技术, Sigrity ERC超越了简单的基于几何的设计规则检查, 分析到那些通常只能被专业SI/PI工具发现的信号质量问题。


OrCAD PCB Productivity Toolbox

OrCAD PCB Productivity Toolbox提供了一套实用工具,旨在通过启用或简化当前常见或新兴的许多设计任务来提高PCB设计人员的工作效率,工具箱实用程序直接集成到OrCAD PCB编辑器环境中,也遵守其一贯的执行风格,对设计人员的工具使用习惯几乎没有影响。


Cadence OrCAD Capture CIS

Cadence OrCAD Capture CIS全球应用最多且经过生产验证的原理图输入工具和强大的元件信息管理系统。Cadence OrCAD Capture CIS集成强大的原理图设计功能,其特点主要是具有快捷的元件信息管理系统(CIS),并具有通用PCB设计入口。扩展的CIS功能可以方便地访问本地元件优选数据库和元件信息。通过减少重新搜索元件信息或重复建库,手动输入元件信息,维护元件数据的时间,从而可以提高生产率。无论是设计全新的模拟,数字,或混合信号电路,还是修改现有电路板的电路原理图,或进行层次结构电路图设计,OrCAD Capture CIS提供电路设计从构思到生产所需的一切。

Cadence OrCAD Capture原理图输入

Cadence OrCAD Capture是一款具有简单易用、功能特点丰富的电路原理图输入工具。由于它简单直观的使用模式和易用性使其成为全球最受欢迎的设计输入工具。同时具有元件信息管理系统(CIS)可以在线访问或从中心元件数据库中调用元器件符号,可以极大的提高电路图的绘制效率。

OrCAD Capture CIS

Orcad Capture CIS/ Allegro Design Entry CIS 16.6新增功能列表,如下,具体内容及相关操作见技术白皮书。

1.   在Capture下运行SigXplorer进行信号完整性分析

2.      从菜单中放置PSpice元件

3.      配置菜单和工具栏

4.      设计和库文件保存功能的扩展

5.      查找功能的扩展

6.      NetGroup使用模型的升级

7.      查询并替换Off-Page Connector(端口连接符)

8.      Cache更新扩展

9.      为元器件设置 User Assigned Flag.

10.        实现同一个设计中不同层次电路图的自动顺序编号

11.        数据库压缩与处理能力的增强

12.        打开由低版本软件生成的设计文件

13.        关闭所有标签页

14.        DRC功能扩展

15.        Project SaveAs功能的扩展

16.        学习资料

II. Capture 16.6中已经解决的重要问题

1、CCR 1065649: 兼容16.5和16.3版本问题

2、CCR 730224:对库文件进行了更新但没有更新信息

3、CCR 724738:Update/Replace Cache对用户定义的引脚形状无效

序号 文件名称 文件大小 上传时间
1    2020-04-01
2   OrCAD PCB Designer-U-Creative.pdf 1.04MB 2020-03-20
3   Cadence OrCAD FPGA System Planner.pdf 6.83MB 2020-03-25
4   Allegro_PCB_Design.pdf 2.67MB 2020-03-20
5   OrCAD PCB Designer-U-Creative.pdf 1.04MB 2020-03-20
6   Allegro Pspice Simulator.pdf 8.94MB 2020-03-20
7   Cadence Allegro Design Authoring.pdf 7.37MB 2020-03-19
8   OrCAD Signal Explorer.pdf 4.89MB 2020-03-18
9   orcad-productivity-toolbox-U-Creative.pdf 5.31MB 2020-03-14
10   OrCAD Sigrity ERC 404 KB 2011-09-07
11   Cadence PCB Designer_datasheet.pdf 904 KB 2010-11-18
12   Cadence OrCAD Capture原理图输入.pdf 849 KB 2010-11-18
13   Cadence OrCAD Capture CIS.pdf 1.8 MB 2010-11-18