- 两家公司借助增强的 PDK,轻松实现模拟模块的节点间移植,涵盖多种 FinFET 工艺,加快设计收敛
- 早期客户发现普通模拟模块的设计周期缩短 2.5 倍以上
- Cadence Virtuoso 设计平台针对台积电 FinFET 技术的设计移植和自动化进行了专门优化
IC 封装与 PCB 和系统分析事业部总经理
Cadence Virtuoso 设计平台支持 Cadence 智能系统设计(Intelligent System Design™)战略,助力实现系统级芯片(SoC)的卓越设计。
IC 封装与 PCB 和系统分析事业部总经理
Cadence Virtuoso 设计平台支持 Cadence 智能系统设计(Intelligent System Design™)战略,助力实现系统级芯片(SoC)的卓越设计。